計算機(jī)原理課程設(shè)計（第2版）

定　價：￥17.00

作　者：	陳智勇著
出版社：	西安電子科技大學(xué)出版社
叢編項：	高等學(xué)校計算機(jī)類十二五規(guī)劃教材
標(biāo)　簽：	暫缺

購買這本書可以去

ISBN：	9787560633893	出版時間：	2014-06-01	包裝：	平裝
開本：	16開	頁數(shù)：	150	字?jǐn)?shù)：

內(nèi)容簡介

　　《計算機(jī)原理課程設(shè)計（第二版）/高等學(xué)校計算機(jī)類“十二五”規(guī)劃教材》系統(tǒng)地講述了CISC、RISC和流水線微處理器的基本概念、設(shè)計原理和分析方法，書中以一個范例的設(shè)計為主線，分別介紹了CISC、RISC和流水線微處理器的設(shè)計步驟、基本結(jié)構(gòu)，以及各單元電路的設(shè)計方法和相應(yīng)的VHDL源程序或電路圖。《計算機(jī)原理課程設(shè)計（第二版）/高等學(xué)校計算機(jī)類“十二五”規(guī)劃教材》內(nèi)容豐富、取材先進(jìn)，在闡述基本原理的基礎(chǔ)上，給出了設(shè)計方法和實例，以幫助讀者更好地理解一些比較抽象的概念。書中綜合運用了“匯編語言程序設(shè)計”、“數(shù)字邏輯”、“計算機(jī)組成原理”、“計算機(jī)系統(tǒng)結(jié)構(gòu)”、“VHDL程序設(shè)計”等多門課程的相關(guān)知識，是一本綜合性和實踐性很強的指導(dǎo)書。《計算機(jī)原理課程設(shè)計（第二版）/高等學(xué)校計算機(jī)類“十二五”規(guī)劃教材》不僅可作為高等院校計算機(jī)專業(yè)和控制類專業(yè)本科生的教材或有關(guān)專業(yè)研究生的教材，也可作為相關(guān)領(lǐng)域或技術(shù)人員的參考書。

作者簡介

暫缺《計算機(jī)原理課程設(shè)計（第2版）》作者簡介

圖書目錄

1.1 微處理器的組成和功能
1.2 CISC微處理器設(shè)計遵循的一般原則
1.3 微程序控制器的基本原理
1.3.1 控制存儲器
1.3.2 微指令寄存器
1.3.3 地址轉(zhuǎn)移邏輯電路
1.4 RISC微處理器設(shè)計遵循的一般原則
1.5 硬連線控制器的基本原理
1.6 時序產(chǎn)生器的設(shè)計原理
第2章課程設(shè)計的要求、原理及方法
2.1 課程設(shè)計的題目和內(nèi)容
2.1.1 課程設(shè)計的題目
2.1.2 課程設(shè)計完成的內(nèi)容
2.2 課程設(shè)計的基本要求
2.3 課程設(shè)計的具體步驟
2.3.1 完成系統(tǒng)的總體設(shè)計
2.3.2 設(shè)計控制器的邏輯結(jié)構(gòu)框圖
2.3.3 設(shè)計機(jī)器指令格式和指令系統(tǒng)
2.3.4 設(shè)計時序產(chǎn)生器電路
2.3.5 設(shè)計微程序流程圖或CPU操作流程圖
2.3.6 設(shè)計操作控制器單元
2.3.7 設(shè)計單元電路
2.3.8 編寫匯編語言源程序
2.3.9 將匯編語言源程序轉(zhuǎn)換成機(jī)器語言源程序
2.3.10 其它操作
2.4 考核方式
第3章 CISC／RlSC模型機(jī)系統(tǒng)的單元電路
3.1 運算器和程序狀態(tài)字單元
3.1.1 ALU單元
3.1.2 程序狀態(tài)字單元
3.1.3 暫存寄存器單元
3.2 通用寄存器單元
3.3 1：2分配器單元
3.4 5選l數(shù)據(jù)選擇器單元
3.5 4選l數(shù)據(jù)選擇器單元
3.6 程序計數(shù)器單元
3.7 地址寄存器單元
3.8 主存儲器單元
3.8.1 ROM芯片的設(shè)計
3.8.2 RAM芯片的設(shè)計
3.9 指令寄存器單元
3.10 時序產(chǎn)生器單元
3.10.1 CISC模型機(jī)的時序產(chǎn)生器
3.10.2 采用定長CPU周期RISC模型機(jī)的時序產(chǎn)生器
3.10.3 采用變長CPU周期RISC模型機(jī)的時序產(chǎn)生器
3.11 操作控制器單元
3.11.1 微程序控制器單元
3.11.2 硬連線控制器（采用定長CPU周期）
3.11.3 硬連線控制器（采用變長CPU周期）
3.12 頂層電路單元
3.12.1 CISC模型機(jī)的項層電路單元（范例）
3.12.2 采用定長CPIJ周期的RISC模型機(jī)的頂層電路單元（范例）
3.12.3 采用變長CPIJ周期的RISC模型機(jī)的頂層電路單元（范例）
3.13 輸入／輸出設(shè)備
3.14 功能仿真和時序仿真
3.14.1 CISC模型機(jī)上的仿真波形
3.14.2 采用定長CPU周期的RISC模型機(jī)上的仿真波形
3.14.3 采用變長CPU周期的RISC模型機(jī)上的仿真波形
第4章流水線微處理器設(shè)計技術(shù)
4.1 流水線的工作原理
4.1.1 流水線的工作原理
4.1.2 相關(guān)問題及解決方法
4.2 流水線微處理器設(shè)計
4.2.1 流水線微處理器的總體框架設(shè)計
4.2.2 流水線微處理器的設(shè)計流程
4.3 流水線微處理器設(shè)計采用的關(guān)鍵技術(shù)
4.3.1 定長的指令格式
4.3.2 流水線結(jié)構(gòu)和操作控制時序
4.3.3 以運算器作為CPU內(nèi)部數(shù)據(jù)流動的中心
4.3.4 數(shù)據(jù)相關(guān)及解決方法
4.3.5 控制相關(guān)及解決方法
4.3.6 等長的指令解釋時間
第5章流水線微處理器單元電路設(shè)計
5.1 運算器和程序狀態(tài)字單元
5.1.1 ALU單元
5.1.2 程序狀態(tài)字單元
5.1.3 累加器和暫存寄存器單元
5.2 通用寄存器組單元
5.3 程序計數(shù)器單元
5.4 主存儲器單元
5.5 指令寄存器單元
5.6 相關(guān)性檢查及解決電路單元
5.7 操作控制器單元
5.8 頂層電路單元
5.9 數(shù)據(jù)暫存器單元
5.10 輸出數(shù)據(jù)暫存器單元
5.11 數(shù)據(jù)選擇器單元
5.11.1 3選l數(shù)據(jù)選擇器單元MUX3
5.11.2 2選l數(shù)據(jù)選擇器單元MUX2
5.11.3 2選l數(shù)據(jù)選擇器單元MUX2IN
5.12 輸入/輸出設(shè)備
5.13 功能仿真和時序仿真
第6章 MAX+plus Ⅱ開發(fā)系統(tǒng)
6.1 MAX+plus Ⅱ系統(tǒng)運行環(huán)境及軟件安裝
6.1.1 概述
6.1.2 軟件安裝
6.2 MAX+plus Ⅱ工作環(huán)境
6.2.1 MAX+plus Ⅱ管理器
6.2.2 層次顯示器
6.2.3 圖形編輯器
6.2.4 圖元編輯器
6.2.5 文本編輯器
6.2.6 波形編輯器
6.2.7 編譯器
6.2.8 仿真器
6.2.9 編程器
6.3 MAX+plus II開發(fā)流程
6.3.1 設(shè)計輸入
6.3.2 編譯處理與仿真
6.3.3 器件編程
附錄采用三數(shù)據(jù)總線結(jié)構(gòu)運算器進(jìn)行模型機(jī)設(shè)計的關(guān)鍵技術(shù)
參考文獻(xiàn)