自己設(shè)計(jì)制作CPU與單片機(jī)

前 言
上篇　CPU設(shè)計(jì)制作入門 第１章　自己就能設(shè)計(jì)制造CPU 1.1　自己設(shè)計(jì)制作CPU有啥意義 1.2　我設(shè)計(jì)制作CPU的經(jīng)歷　 1.3　電子電路設(shè)計(jì)制作的新變化 1.4　自己設(shè)計(jì)CPU的條件 1.5　創(chuàng)新CPU設(shè)計(jì)的意義
第2章　進(jìn)入硬件設(shè)計(jì)的天地 2.1　搭建自己的制造工廠 2.2　設(shè)計(jì)制造CPU需要熱身 2.3　硬件設(shè)計(jì)語言Verilog HDL 2.4　Verilog HDL語句和模塊 2.5　Verilog HDL其他常用語句
第3章　自己創(chuàng)造CPU的方法 3.1　深刻理解CPU的結(jié)構(gòu) 3.2　自創(chuàng)CPU的一般步驟 3.3　如何設(shè)計(jì)自己的指令系統(tǒng) 3.4　指令分析的一般性總結(jié)　 3.5　讓CPU運(yùn)行程序　
第4章　一個(gè)簡(jiǎn)單CPU的設(shè)計(jì) 4.1　創(chuàng)建一個(gè)CPU設(shè)計(jì)工程 4.2　剖析這個(gè)CPU設(shè)計(jì)程序 4.3　CPU行為的描述方法 4.4　如何讓CPU運(yùn)行軟件程序　 4.5　CPU設(shè)計(jì)工程小結(jié)
第5章　自制通用CPU與單片機(jī) 5.1　實(shí)體結(jié)構(gòu)與器件應(yīng)用 5.2　通用CPU指令系統(tǒng)設(shè)計(jì) 5.3　用匯編程序檢驗(yàn)CPU設(shè)計(jì) 5.4　外設(shè)與CPU接口設(shè)計(jì) 5.5　設(shè)備驅(qū)動(dòng)程序設(shè)計(jì)　 5.6　時(shí)鐘設(shè)計(jì)　 5.7　開發(fā)板連接程序設(shè)計(jì) 5.8　FPGA引腳連接 5.9　操作系統(tǒng)內(nèi)核設(shè)計(jì)　 5.10　燒制CPU制作單片機(jī)
第6章　流水線CPU設(shè)計(jì) 6.1　流水線結(jié)構(gòu) 6.2　第一個(gè)流水線CPU 6.3　循環(huán)流水線CPU
第7章　非透明流水線通用單片機(jī) 7.1　三級(jí)流水線計(jì)算機(jī)設(shè)計(jì)思想 7.2　重編指令系統(tǒng) 7.3　流水線通用CPU設(shè)計(jì) 7.4　流水線操作系統(tǒng)內(nèi)核設(shè)計(jì)
第8章　流水線編程的透明設(shè)計(jì) 8.1　分支指令透明化 8.2　其他指令透明化　 8.3　緩沖區(qū)連接　 8.4　開發(fā)板的連接 8.5　燒制運(yùn)行與測(cè)試
中篇　深入CPU設(shè)計(jì) 第9章　信息與信息處理 9.1　信息與媒體　 9.2　信息處理與數(shù)據(jù)
第10章　機(jī)器表示數(shù)和運(yùn)算 10.1　限位記數(shù) 10.2　解決正負(fù)數(shù)運(yùn)算的對(duì)稱制 10.3　對(duì)稱制加法的溢出 10.4　信息的二進(jìn)制表示
第11章　邏輯代數(shù)是CPU的基石 11.1　邏輯代數(shù)的概念 11.2　邏輯代數(shù)的基本運(yùn)算規(guī)則　
第12章　萬能的邏輯電路 12.1　二極管和三極管 12.2　依據(jù)表達(dá)式作電路 12.3　真值表與邏輯函數(shù)
第13章　元器件與線路設(shè)計(jì)原理 13.1　RS觸發(fā)器 13.2　D型觸發(fā)器 13.3　通斷控制開關(guān)電路 13.4　帶預(yù)置清除端的邊沿觸發(fā)器 13.5　線路數(shù)據(jù)傳輸 13.6　寄存器原理 13.7　譯碼器和多路選擇器　
第14章　CPU的器件設(shè)計(jì) 14.1　原理圖設(shè)計(jì)方法 14.2　加減法運(yùn)算器設(shè)計(jì) 14.3　分段加減法運(yùn)算器設(shè)計(jì) 14.4　通用計(jì)數(shù)器 14.5　標(biāo)志線的設(shè)計(jì) 14.6　移位寄存器設(shè)計(jì) 14.7　乘法運(yùn)算器的設(shè)計(jì) 14.8　通用乘法運(yùn)算器設(shè)計(jì) 14.9　除法運(yùn)算器設(shè)計(jì) 14.10　譯碼器的設(shè)計(jì) 14.11　浮點(diǎn)加減法運(yùn)算器設(shè)計(jì)　 14.12　節(jié)拍器的設(shè)計(jì) 14.13　存儲(chǔ)器設(shè)計(jì) 14.14　總線結(jié)構(gòu)設(shè)計(jì)
第15章　X86型CPU及單片機(jī)設(shè)計(jì) 15.1　PMC硬件構(gòu)成 15.2　CPU的邏輯結(jié)構(gòu) 15.3　指令系統(tǒng)設(shè)計(jì) 15.4　控制矩陣 15.5　控制矩陣生成器 15.6　控制矩陣生成器的使用 15.7　PMC110總線結(jié)構(gòu) 15.8　CPU頂層總線結(jié)構(gòu) 15.9　輸入緩沖接口設(shè)計(jì) 15.10　PMC110CPU與外設(shè)連接 15.11　PMC110操作系統(tǒng)核心設(shè)計(jì) 15.12　PMC110 頂層與引腳
第16章　帶LCD的通用單片機(jī) 16.1　FM12864J液晶屏 16.2　FM12864J邏輯結(jié)構(gòu)與控制 16.3　LCD讀寫控制 16.4　LCD幀控制程序 16.5　字庫(kù)設(shè)計(jì)程序 16.6　時(shí)鐘和送顯信號(hào)設(shè)計(jì) 16.7　內(nèi)外總線連接 16.8　開發(fā)板連接程序 16.9　EP1C12Q240增加引腳連接 16.10　帶LCD單片機(jī)頂層文件 16.11　帶LCD單片機(jī)運(yùn)行測(cè)試
第17章　動(dòng)態(tài)CPU的思想方法 17.1　歷史背景 17.2　并行計(jì)算機(jī)沖突概述 17.3　PU-MU-CHL并行結(jié)構(gòu)——計(jì)算機(jī)核心重組 17.4　PU與MU連接控制　 17.5　動(dòng)態(tài)計(jì)算機(jī)的整機(jī)結(jié)構(gòu)
第18章　動(dòng)態(tài)CPU設(shè)計(jì)實(shí)例 18.1　PMC362CPU邏輯結(jié)構(gòu) 18.2　PMC362CPU結(jié)構(gòu)設(shè)計(jì) 18.3　PU設(shè)計(jì) 18.4　PU-MU指令系統(tǒng) 18.5　MU設(shè)計(jì) 18.6　CHL設(shè)計(jì) 18.7　頂層結(jié)構(gòu) 18.8　設(shè)備連接優(yōu)先級(jí)設(shè)計(jì) 18.9　主要部件和特色　 18.10　測(cè)試程序設(shè)計(jì) 18.11　PMC362程序并行執(zhí)行仿真 18.12　下載到開發(fā)板上運(yùn)行檢驗(yàn)
第19章　PMC計(jì)算機(jī)應(yīng)用 19.1　PMC110匯編語言設(shè)計(jì)工具 19.2　程序輸入裝填與執(zhí)行 19.3　系統(tǒng)復(fù)位與復(fù)雜操作 19.4　需要知道的限制
第20章　匯編語言程序設(shè)計(jì) 20.1　匯編程序的基本結(jié)構(gòu) 20.2　指令的分類 20.3　程序設(shè)計(jì) 20.4　宏指令 20.5　匯編程序編譯方法 20.6　典型問題求解 20.7　虛擬存儲(chǔ)器結(jié)構(gòu)設(shè)計(jì)
下篇　自己制作單片機(jī) 第21章　自制單片機(jī)器件與環(huán)境 21.1　自制計(jì)算機(jī)系統(tǒng)整體結(jié)構(gòu) 21.2　PMC計(jì)算機(jī)的供電系統(tǒng)　 21.3　輸入設(shè)備 21.4　顯示輸出設(shè)備 21.5　PCB印刷電路板 21.6　個(gè)人設(shè)計(jì)制作計(jì)算機(jī)所需的工作環(huán)境　
第22章　PMC110計(jì)算機(jī)電路設(shè)計(jì) 22.1　計(jì)算機(jī)輔助設(shè)計(jì)軟件PADS 22.2　基本型PMC電路的原理圖設(shè)計(jì) 22.3　PMC110計(jì)算機(jī)PCB設(shè)計(jì) 22.4　器件PCB封裝設(shè)計(jì)
第23章　計(jì)算機(jī)組裝與下載 23.1　PCB檢測(cè) 23.2　器件焊接 23.3　上電檢測(cè)和斷電修正 附錄