計算機(jī)組成原理實驗

第一部分 實驗預(yù)備知識 1.1 數(shù)字電路基礎(chǔ) 1.2 集成555定時器第二部分 基本原理類實驗 2.1 實驗系統(tǒng)介紹 2.2 軟件操作說明 實驗一 系統(tǒng)總線和具有基本輸入輸出功能的總線接口實驗 實驗二 基本運(yùn)算器實驗 實驗三 靜態(tài)隨機(jī)存儲器實驗 實驗四 微程序控制器實驗 實驗五 具有中斷控制功能的總線接口實驗 實驗六 具有DMA控制功能的總線接口實驗第三部分 綜合設(shè)計類實驗 實驗一 CPU與簡單模型機(jī)設(shè)計實驗 實驗二 硬布線控制器模型機(jī)設(shè)計實驗 實驗三 復(fù)雜模型機(jī)設(shè)計實驗 實驗四 帶中斷處理能力的模型機(jī)設(shè)計實驗 實驗五 帶DMA控制功能的模型機(jī)設(shè)計實驗 實驗六 典型I／O接口8253擴(kuò)展設(shè)計實驗第四部分 基于EDA平臺的綜合設(shè)計類實驗 4.0 可編程器件介紹 4.1 VHDL語言基礎(chǔ)知識 4.2 Quartus 119.0基本使用方法 實驗一 基本門電路設(shè)計 實驗二 基本組合邏輯電路的VHDL模型 實驗三 基本時序邏輯電路的VHDL模型 實驗四 有限狀態(tài)機(jī)的設(shè)計 實驗五 1對4解多任務(wù)器設(shè)計 實驗六 全加器 實驗七 四位加減法器 實驗八 狀態(tài)機(jī) 實驗九 十進(jìn)制計數(shù)器 實驗十 具有控制線的串行輸入移位寄存器 實驗十一 綜合電路設(shè)計 實驗十二 基于RISC技術(shù)的模型計算機(jī)設(shè)計實驗 實驗十三 基于重疊技術(shù)的模型計算機(jī)設(shè)計實驗 實驗十四 基于流水技術(shù)的模型計算機(jī)設(shè)計實驗 實驗十五 基于流水技術(shù)的模型計算機(jī)設(shè)計實驗附錄 附錄一 系統(tǒng)實驗單元電路 附錄二 系統(tǒng)使用集成電路元件及功能介紹 附錄三 74LS系列芯片簡介參考文獻(xiàn)