高速信令：抖動建模、分析與預(yù)算

定　價：￥49.00

作　者：	（美）Kyung Suk（Dan）Oh，（美）Xingchao（Chuck）Yuan（袁興朝）編李玉山，初秀琴，路建民，等譯
出版社：	電子工業(yè)出版社
叢編項(xiàng)：	國外電子與通信教材系列
標(biāo)　簽：	電子與通信基本電子電路

購買這本書可以去

ISBN：	9787121217395	出版時間：	2014-01-01	包裝：	平裝
開本：	16開	頁數(shù)：	368	字?jǐn)?shù)：

內(nèi)容簡介

　　《國外電子與通信教材系列：高速信令――抖動建模、分析與預(yù)算》從體系架構(gòu)開始直到批量生產(chǎn)的全過程討論其中的信號完整性問題，深入討論了設(shè)計、實(shí)現(xiàn)和驗(yàn)證技術(shù)。內(nèi)容包括在無源通道建模、電源噪聲及抖動建模、系統(tǒng)容限預(yù)測等方面的最新進(jìn)展；如何在電壓預(yù)算和時序預(yù)算之間進(jìn)行平衡折中，以改善批量生產(chǎn)時的魯棒性；實(shí)用又穩(wěn)定的關(guān)鍵網(wǎng)絡(luò)參數(shù)轉(zhuǎn)換公式；為互連寬帶建模難題給出更好的解決方案；優(yōu)化信道性能的均衡技術(shù)；有關(guān)抖動和時鐘網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)之間關(guān)系的新發(fā)現(xiàn)；有關(guān)片上底層鏈路性能的測試/測量技術(shù)；信號完整性技術(shù)的發(fā)展趨勢和研究方向。

作者簡介

暫缺《高速信令：抖動建模、分析與預(yù)算》作者簡介

圖書目錄

第1章緒論
1.1 信號完整性分析的走向
1.2 高速信號完整性設(shè)計的挑戰(zhàn)
1.3 本書的章節(jié)編排
參考文獻(xiàn)
第2章高速信令基礎(chǔ)知識
2.1 I/O信令的基本構(gòu)件
2.2 噪聲源
2.3 抖動的要點(diǎn)與分解
2.4 小結(jié)
參考文獻(xiàn)
第Ⅰ篇通道建模與設(shè)計
第3章通道建模與設(shè)計方法學(xué)
3.1 通道的設(shè)計方法學(xué)
3.2 通道的建模方法學(xué)
3.3 用電磁場求解器建模
3.4 背板通道建模示例
3.5 小結(jié)
參考文獻(xiàn)
第4章網(wǎng)絡(luò)參數(shù)
4.1 多導(dǎo)體系統(tǒng)的廣義網(wǎng)絡(luò)參數(shù)
4.2 構(gòu)建準(zhǔn)確的S參數(shù)時域模型
4.3 無源性條件
4.4 因果性條件
4.5 小結(jié)
參考文獻(xiàn)
第5章傳輸線
5.1 傳輸線理論
5.2 前向與后向串?dāng)_
5.3 傳輸線的時域仿真
5.4 基于測量的傳輸線建模
5.5 片上連線建模
5.6 片上、封裝及PCB走線之對比
5.7 小結(jié)
參考文獻(xiàn)
第Ⅱ篇鏈路性能分析
第6章通道的電壓預(yù)算與時序預(yù)算
6.1 時序預(yù)算方程及其分量
6.2 光纖通道的雙δ模型
6.3 構(gòu)件分量級的時序預(yù)算
6.4 時序預(yù)算方程的缺陷
6.5 電壓預(yù)算方程及其分量
6.6 小結(jié)
參考文獻(xiàn)
第7章制造工藝波動建模
7.1 田口法簡介
7.2 DDRDRAM的指令/地址通道示例
7.3 背板鏈路建模示例
7.4 小結(jié)
7.5 本章附錄
參考文獻(xiàn)
第8章鏈路BER建模與仿真
8.1 歷史回顧與內(nèi)容編排
8.2 鏈路BER的統(tǒng)計建模框架
8.3 符號間干擾建模
8.4 發(fā)送器和接收器抖動建模
8.5 周期性抖動建模
8.6 小結(jié)
參考文獻(xiàn)
第9章快速時域通道仿真技術(shù)
9.1 快速時域仿真流程綜述
9.2 快速系統(tǒng)仿真技術(shù)
9.3 同時開關(guān)噪聲示例
9.4 抖動建模方法對比
9.5 最大失真分析
9.6 小結(jié)
參考文獻(xiàn)
第10章鏈路BER分析的時鐘模型
10.1 獨(dú)立及公共時鐘抖動模型
10.2 公共時令方案建模
10.3 CDR電路建模
10.4 無源通道抖動沖激響應(yīng)與抖動放大
10.5 小結(jié)
參考文獻(xiàn)
第Ⅲ篇電源噪聲與抖動
第11章電源完整性工程綜述
11.1 PDN的設(shè)計指標(biāo)與電源預(yù)算
11.2 電源預(yù)算的分量
11.3 電源預(yù)算的推導(dǎo)
11.4 電源噪聲分析方法學(xué)
11.5 電源噪聲分析的步驟
11.6 小結(jié)
參考文獻(xiàn)
第12章 SSN的建模與仿真
12.1 SSN建模中的挑戰(zhàn)
12.2 信號完整性與電源完整性協(xié)同仿真方法學(xué)
12.3 信號電流回路與電源噪聲
12.4 其他SSN建模專題
12.5 案例分析：民品DDR2SSN分析
12.6 小結(jié)
參考文獻(xiàn)
第13章抑制SSN的編碼與信令
13.1 數(shù)據(jù)總線反相編碼
13.2 基于4b/6b編碼的偽差分信令
13.3 小結(jié)
參考文獻(xiàn)
第14章電源噪聲與抖動表征
14.1 電源噪聲引起抖動的重要性
14.2 PSIJ建模方法學(xué)綜述
14.3 噪聲與抖動仿真方法學(xué)
14.4 案例分析
14.5 小結(jié)
參考文獻(xiàn)
第15章襯底噪聲引起的抖動
15.1 簡介
15.2 建模技術(shù)
15.3 測量技術(shù)
15.4 案例分析
15.5 小結(jié)
參考文獻(xiàn)
第Ⅳ篇高級專題
第16章片上鏈路的測量技術(shù)
16.1 Shmoo與BER眼圖測量
16.2 獲取信號波形
16.3 鏈路性能的測量與關(guān)聯(lián)
16.4 片上電源噪聲的測量技術(shù)
16.5 高級電源完整性測量
16.6 小結(jié)
參考文獻(xiàn)
第17章信號調(diào)理
17.1 單位響應(yīng)
17.2 均衡技術(shù)
17.3 自適應(yīng)均衡算法
17.4 CDR與均衡自適應(yīng)的相互作用
17.5 基于ADC的接收均衡
17.6 對高速線纜均衡的展望
17.7 小結(jié)
參考文獻(xiàn)
第18章應(yīng)用
18.1 XDR：高性能差分存儲系統(tǒng)
18.2 移動XDR：低功耗差分存儲系統(tǒng)
18.3 DDR3后的主存儲系統(tǒng)
18.4 信令系統(tǒng)展望
……