Verilog HDL與FPGA數(shù)字系統(tǒng)設(shè)計

前言
教學(xué)建議
第一篇 數(shù)字系統(tǒng)基礎(chǔ)
第1章 數(shù)字邏輯設(shè)計基礎(chǔ)
1.1 數(shù)字電路的發(fā)展歷史及分類
1.2 邏輯運(yùn)算及邏輯門
1.2.1 基本邏輯運(yùn)算及對應(yīng)的邏輯門
1.2.2 常用復(fù)合邏輯運(yùn)算及對應(yīng)的邏輯門
1.2.3 集成邏輯門電路簡介
1.2.4 三態(tài)門
1.3 邏輯代數(shù)的基本公式和規(guī)則
1.3.1 邏輯代數(shù)的基本公式
1.3.2 邏輯代數(shù)的基本規(guī)則
1.3.3 基本公式的應(yīng)用
1.4 邏輯函數(shù)的代數(shù)化簡法
1.5 邏輯函數(shù)的卡諾圖化簡法
1.5.1 最小項(xiàng)的定義和性質(zhì)
1.5.2 邏輯函數(shù)的最小項(xiàng)表達(dá)式
1.5.3 用卡諾圖表示邏輯函數(shù)
1.5.4 用卡諾圖化簡邏輯函數(shù)
1.5.5 用卡諾圖化簡含無關(guān)項(xiàng)的邏輯函數(shù)
1.6 組合邏輯電路設(shè)計
1.6.1 組合邏輯電路設(shè)計的一般步驟
1.6.2 組合邏輯電路設(shè)計舉例
小結(jié)
習(xí)題
第2章 Verilog HDL入門與功能仿真
2.1 硬件描述語言簡介
2.1.1 硬件描述語言的起源
2.1.2 硬件描述語言的特點(diǎn)
2.2 Verilog HDL程序的基本結(jié)構(gòu)
2.2.1 Verilog HDL程序的基本概述
2.2.2 簡單Verilog HDL程序?qū)嵗?br />2.3 邏輯功能的仿真驗(yàn)證過程
2.3.1 激勵塊
2.3.2 仿真過程簡介
2.4 ModelSim仿真軟件的使用
2.4.1 創(chuàng)建工作目錄
2.4.2 輸入源文件
2.4.3 建立工作庫
2.4.4 編譯設(shè)計文件
2.4.5 將設(shè)計文件載入仿真器
2.4.6 運(yùn)行仿真器
2.5 Verilog HDL功能仿真常用命令
2.5.1 系統(tǒng)任務(wù)
2.5.2 編譯器指令
小結(jié)
習(xí)題
第3章 Verilog HDL基礎(chǔ)語法與組合邏輯電路建模
3.1 Verilog HDL基本語法規(guī)則
3.1.1 詞法規(guī)定
3.1.2 邏輯值集合
3.1.3 常量及其表示
3.1.4 數(shù)據(jù)類型
3.2 Verilog HDL門級建模
3.2.1 多輸入門
3.2.2 多輸出門
3.2.3 三態(tài)門
3.2.4 門級建模舉例
3.3 Verilog HDL數(shù)據(jù)流建模與運(yùn)算符
3.3.1 數(shù)據(jù)流建模
3.3.2 表達(dá)式與操作數(shù)
3.3.3 運(yùn)算符
3.3.4 運(yùn)算符的優(yōu)先級別
3.4 組合電路的行為級建模
3.5 分層次的電路設(shè)計方法
3.5.1 設(shè)計方法
3.5.2 模塊實(shí)例引用語句
3.6 常用組合電路及其設(shè)計
3.6.1 編碼器
3.6.2 二進(jìn)制譯碼器
3.6.3 七段顯示譯碼器
3.6.4 二進(jìn)制數(shù)與8421 BCD碼的轉(zhuǎn)換
小結(jié)
習(xí)題
第4章 時序邏輯電路建模
4.1 鎖存器
4.1.1 基本SR鎖存器
4.1.2 門控D鎖存器
4.1.3 門控D鎖存器的VerilogHDL建模
4.2 時序電路建?；A(chǔ)
4.2.1 阻塞型賦值語句和非阻塞型賦值語句
4.2.2 事件控制語句
4.3 觸發(fā)器
4.3.1 D觸發(fā)器的邏輯功能
4.3.2 有清零輸入和預(yù)置輸入的D觸發(fā)器
4.3.3 有使能端的D觸發(fā)器
4.3.4 D觸發(fā)器及其應(yīng)用電路的Verilog HDL建模
4.4 寄存器和移位寄存器
4.4.1 寄存器及Verilog HDL建模
4.4.2 移位寄存器及Verilog HDL建模
4.4.3 移位寄存器的應(yīng)用電路
4.5 同步計數(shù)器
4.5.1 同步計數(shù)器的設(shè)計
4.5.2 同步計數(shù)器的Verilog HDL建模
4.6 Verilog HDL函數(shù)與任務(wù)的使用
4.6.1 函數(shù)說明語句
4.6.2 任務(wù)說明語句
4.7 m序列碼產(chǎn)生電路設(shè)計
小結(jié)
習(xí)題
第5章 有限狀態(tài)機(jī)設(shè)計
5.1 狀態(tài)機(jī)的基本概念
5.1.1 狀態(tài)機(jī)的基本結(jié)構(gòu)及類型
5.1.2 狀態(tài)機(jī)的狀態(tài)圖表示法
5.1.3 狀態(tài)機(jī)的設(shè)計步驟
5.2 基于Verilog HDL的狀態(tài)機(jī)描述方法
5.2.1 狀態(tài)圖的建立過程
5.2.2 狀態(tài)圖的描述方法
5.3 狀態(tài)機(jī)設(shè)計中的關(guān)鍵技術(shù)
5.3.1 狀態(tài)編碼
5.3.2 消除輸出端產(chǎn)生的毛刺
5.3.3 使用OneHot編碼方案設(shè)計狀態(tài)機(jī)
5.4 狀態(tài)機(jī)設(shè)計舉例
5.4.1 汽車尾燈控制電路設(shè)計
5.4.2 十字路口交通燈控制
電路設(shè)計
小結(jié)
習(xí)題
第6章 可編程邏輯器件
6.1 概述
6.1.1 PLD的歷史
6.1.2 PLD開發(fā)流程簡介
6.1.3 PLD器件的符號
6.2 簡單可編程邏輯器件
6.2.1 PLA
6.2.2 PAL
6.3 復(fù)雜可編程邏輯器件
6.3.1 CPLD的基本結(jié)構(gòu)
6.3.2 邏輯塊
6.3.3 IO塊
6.3.4 可編程內(nèi)部互連線資源
6.4 現(xiàn)場可編程門陣列
6.4.1 FPGA實(shí)現(xiàn)邏輯函數(shù)的基本原理
6.4.2 FPGA的一般結(jié)構(gòu)
6.4.3 基于LUT的邏輯塊
6.4.4 可編程布線資源
6.4.5 IO塊
小結(jié)
習(xí)題
第二篇 數(shù)字系統(tǒng)設(shè)計實(shí)踐
第7章FPGA開發(fā)工具的使用
7.1 Quartus II軟件介紹
7.1.1 Quartus II 9.1 軟件主界面
7.1.2 Quartus II的設(shè)計流程
7.1.3 USBBlaster 驅(qū)動安裝
7.2 基于原理圖的電路仿真
7.2.1 建立新的設(shè)計項(xiàng)目
7.2.2 輸入電路原理圖
7.2.3 編譯設(shè)計項(xiàng)目
7.2.4 仿真驗(yàn)證設(shè)計項(xiàng)目
7.2.5 分析信號的延遲特性
7.2.6 實(shí)驗(yàn)任務(wù)
7.3 基于Verilog HDL的電路設(shè)計與實(shí)現(xiàn)
7.3.1 半加器的設(shè)計與Verilog HDL建模舉例
7.3.2 輸入設(shè)計文件
7.3.3 建立新的設(shè)計項(xiàng)目
7.3.4 編譯設(shè)計文件
7.3.5 仿真驗(yàn)證設(shè)計項(xiàng)目
7.3.6 分配引腳
7.3.7 對目標(biāo)器件編程與硬件電路測試
7.3.8 使用電路網(wǎng)表觀察器查看電路圖
7.3.9 實(shí)驗(yàn)任務(wù)
7.4 基于原理圖和Verilog HDL的層次化設(shè)計
7.4.1 編碼、譯碼、顯示電路
7.4.2 建立新的設(shè)計項(xiàng)目
7.4.3 輸入HDL底層文件并完善原理圖
7.4.4 分配引腳并編譯設(shè)計
7.4.5 仿真驗(yàn)證設(shè)計項(xiàng)目
7.4.6 對目標(biāo)器件編程與硬件電路測試
7.4.7 實(shí)驗(yàn)任務(wù)
7.5 嵌入式邏輯分析儀SignalTap II的使用
7.5.1 SignalTap II的實(shí)現(xiàn)原理與使用流程
7.5.2 SignalTap II的基本使用方法
7.5.3 實(shí)驗(yàn)任務(wù)
7.6 宏功能模塊的調(diào)用
7.6.1 計數(shù)器模塊LPM_COUNTER的配置與調(diào)用
7.6.2 嵌入式鎖相環(huán)模塊ALTPLL的配置與調(diào)用
7.6.3 先進(jìn)先出模塊FIFO的配置與調(diào)用
7.6.4 存儲器模塊LPM_ROM的配置與調(diào)用
7.6.5 實(shí)驗(yàn)任務(wù)
7.7 在Quartus II中調(diào)用ModelSim進(jìn)行仿真
7.7.1 乘法器模塊LPM_MULT的配置與調(diào)用
7.7.2 仿真流程
7.7.3 實(shí)驗(yàn)任務(wù)
小結(jié)
第8章 數(shù)字電路與系統(tǒng)的設(shè)計實(shí)踐
8.1 變模計數(shù)器設(shè)計
8.1.1 功能要求
8.1.2 設(shè)計分析
8.1.3 邏輯設(shè)計
8.1.4 設(shè)計實(shí)現(xiàn)
8.1.5 實(shí)驗(yàn)任務(wù)
8.2 移動顯示字符的設(shè)計
8.2.1 功能要求
8.2.2 設(shè)計分析
8.2.3 邏輯設(shè)計
8.2.4 設(shè)計實(shí)現(xiàn)
8.2.5 實(shí)驗(yàn)任務(wù)
8.3 分頻器設(shè)計
8.3.1 功能要求
8.3.2 設(shè)計分析
8.3.3 邏輯設(shè)計
8.3.4 設(shè)計仿真
8.3.5 實(shí)際運(yùn)行結(jié)果
8.3.6 實(shí)驗(yàn)任務(wù)
8.4 籃球競賽30秒定時器設(shè)計
8.4.1 功能要求
8.4.2 設(shè)計分析
8.4.3 邏輯設(shè)計
8.4.4 設(shè)計實(shí)現(xiàn)
8.4.5 實(shí)驗(yàn)任務(wù)
8.5 多功能數(shù)字鐘設(shè)計
8.5.1 功能要求
8.5.2 設(shè)計分析
8.5.3 數(shù)字鐘主體電路邏輯設(shè)計
8.5.4 功能擴(kuò)展電路邏輯設(shè)計
8.5.5 頂層電路設(shè)計
8.5.6 實(shí)驗(yàn)任務(wù)
8.6 頻率計設(shè)計
8.6.1 功能要求
8.6.2 設(shè)計分析
8.6.3 邏輯設(shè)計
8.6.4 頂層電路設(shè)計
8.6.5 實(shí)驗(yàn)任務(wù)
8.7 DDS函數(shù)信號發(fā)生器的設(shè)計
8.7.1 功能要求
8.7.2 DDS產(chǎn)生波形的原理
8.7.3 設(shè)計分析
8.7.4 頂層電路設(shè)計
8.7.5 設(shè)計實(shí)現(xiàn)
8.7.6 DA轉(zhuǎn)換電路及放大電路設(shè)計
8.7.7 實(shí)驗(yàn)任務(wù)
8.8 有限狀態(tài)機(jī)實(shí)驗(yàn)
8.8.1 功能要求
8.8.2 設(shè)計分析
8.8.3 邏輯設(shè)計
8.8.4 設(shè)計實(shí)現(xiàn)
8.8.5 實(shí)驗(yàn)任務(wù)
小結(jié)
第9章 靜態(tài)時序分析工具TimeQuest的使用
9.1 靜態(tài)時序分析基礎(chǔ)
9.1.1 同步路徑的分析
9.1.2 異步路徑的分析
9.1.3 外部同步路徑的分析
9.1.4 不同的時序模型
9.2 TimeQuest時序分析器的使用
9.2.1 TimeQuest的使用流程
9.2.2 兩級流水線乘法器設(shè)計
9.2.3 設(shè)定時序要求
9.2.4 全編譯并完成布局布線
9.2.5 驗(yàn)證時序
小結(jié)
第10章 異步串口通信及UART實(shí)現(xiàn)
10.1 UART接口實(shí)現(xiàn)原理
10.1.1 串行通信的概念
10.1.2 基本的UART通信協(xié)議
10.2 UART接口模塊的層次化設(shè)計
10.2.1 UART接口的功能模塊劃分
10.2.2 配置文件
10.2.3 頂層模塊的功能描述
10.2.4 接收模塊的功能描述
10.2.5 發(fā)送模塊的功能描述
10.2.6 波特率變換模塊的功能描述
10.2.7 微處理器接口模塊的功能描述
10.3 對UART接口模塊的功能仿真
10.3.1 對接收模塊的功能仿真
10.3.2 對發(fā)送模塊的功能仿真
10.3.3 對波特率變換模塊的功能仿真
10.3.4 對微處理器接口模塊的功能仿真
10.3.5 對UART接口模塊的功能仿真
10.4 邏輯綜合與時序仿真
10.5 下載與驗(yàn)證測試
10.5.1 驗(yàn)證系統(tǒng)概述
10.5.2 驗(yàn)證結(jié)果
小結(jié)
第11章 VGA接口控制器的設(shè)計
11.1 VGA接口標(biāo)準(zhǔn)和接口電路
11.1.1 VGA接口標(biāo)準(zhǔn)
11.1.2 VGA接口電路
11.2 VGA彩條信號發(fā)生器
11.2.1 功能要求
11.2.2 設(shè)計分析
11.2.3 邏輯設(shè)計
11.2.4 頂層電路設(shè)計
11.2.5 對目標(biāo)器件編程與硬件電路測試
11.2.6 使用Signal Tap II觀察VGA工作時序
11.2.7 實(shí)驗(yàn)任務(wù)
11.3 24位位圖顯示
11.3.1 功能要求
11.3.2 設(shè)計分析
11.3.3 邏輯設(shè)計
11.3.4 頂層電路設(shè)計
11.3.5 對目標(biāo)器件編程與硬件電路測試
11.3.6 實(shí)驗(yàn)任務(wù)
小結(jié)
附錄A Verilog HDL關(guān)鍵字
附錄B 常用FPGA開發(fā)板介紹
附錄C Cyclone II系列器件結(jié)構(gòu)
參考文獻(xiàn)