計(jì)算機(jī)組成原理與系統(tǒng)結(jié)構(gòu)實(shí)驗(yàn)指導(dǎo)書（第2版）

定　價(jià)：￥32.80

作　者：	馮建文，章復(fù)嘉，包健
出版社：	高等教育出版社
叢編項(xiàng)：
標(biāo)　簽：	暫缺

購買這本書可以去

京東 (￥29.30)

ISBN：	9787040421569	出版時(shí)間：	2015-03-01	包裝：
開本：	16開	頁數(shù)：	349	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　《計(jì)算機(jī)組成原理與系統(tǒng)結(jié)構(gòu)實(shí)驗(yàn)指導(dǎo)書（第2版）》是與“計(jì)算機(jī)組成原理”課程及其主教材《計(jì)算機(jī)組成原理與系統(tǒng)結(jié)構(gòu)》（第2版）配套的實(shí)驗(yàn)教材?！队?jì)算機(jī)組成原理與系統(tǒng)結(jié)構(gòu)實(shí)驗(yàn)指導(dǎo)書（第2版）》共分上、下兩篇：上篇為簡(jiǎn)單CISC模型計(jì)算機(jī)實(shí)驗(yàn)，主要以“Yy—z02計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)”為實(shí)驗(yàn)平臺(tái)，引導(dǎo)讀者使用微程序設(shè)計(jì)方法完成指令系統(tǒng)的實(shí)現(xiàn)，含14個(gè)實(shí)驗(yàn)項(xiàng)目；下篇是典型RISC計(jì)算機(jī)實(shí)驗(yàn)，主要以“DigilentNexys3”FPGA開發(fā)板為實(shí)驗(yàn)平臺(tái)，以MIPS架構(gòu)cPu為模型，引導(dǎo)讀者逐步設(shè)計(jì)實(shí)現(xiàn)一個(gè)單周期的MIPScPu，含10個(gè)實(shí)驗(yàn)項(xiàng)目。上、下篇均按照概述、指令系統(tǒng)、硬件系統(tǒng)、開發(fā)軟件平臺(tái)和實(shí)驗(yàn)項(xiàng)目五部分來組織，使讀者能夠按照“了解概況一了解目標(biāo)一熟悉工具一深入實(shí)現(xiàn)”的路徑完成課程學(xué)習(xí)。

作者簡(jiǎn)介

暫缺《計(jì)算機(jī)組成原理與系統(tǒng)結(jié)構(gòu)實(shí)驗(yàn)指導(dǎo)書（第2版）》作者簡(jiǎn)介

圖書目錄

前言
上篇簡(jiǎn)單CISC模型計(jì)算機(jī)實(shí)驗(yàn)
實(shí)驗(yàn)系統(tǒng)概述
1.1 系統(tǒng)的功能特點(diǎn)
1.2 技術(shù)指標(biāo)
指令系統(tǒng)
2.1 指令格式框架
2.2 尋址方式
2.3 指令系統(tǒng)設(shè)計(jì)
2.4 程序設(shè)計(jì)
實(shí)驗(yàn)系統(tǒng)硬件構(gòu)成
3.1 總框圖及總線概述
3.2 運(yùn)算器部件
3.2.1 運(yùn)算器及進(jìn)位和零標(biāo)志控制電路
3.2.2 移位器及其控制電路
3.2.3 寄存器部件的組成
3.3 存儲(chǔ)器部件
3.4 輸入輸出單元
3.4.1 輸人單元
3.4.2 輸出單元
3.4.3 手動(dòng)單元
3.5 中斷控制
3.6 控制器部件
3.6.1 控制器部件的組成
3.6.2 微指令格式
3.6.3 模型機(jī)結(jié)構(gòu)舉例
3.6.4 微程序設(shè)計(jì)
實(shí)驗(yàn)系統(tǒng)基本操作說明
4.1 實(shí)驗(yàn)系統(tǒng)硬件的基本操作
4.2 實(shí)驗(yàn)系統(tǒng)軟件的功能及操作
……
教學(xué)實(shí)驗(yàn)項(xiàng)目
實(shí)驗(yàn)一算術(shù)邏輯運(yùn)算實(shí)驗(yàn)
實(shí)驗(yàn)二運(yùn)算器進(jìn)位控制實(shí)驗(yàn)
實(shí)驗(yàn)三移位控制實(shí)驗(yàn)
實(shí)驗(yàn)四存儲(chǔ)器讀／寫實(shí)驗(yàn)
實(shí)驗(yàn)五總線數(shù)據(jù)傳送控制實(shí)驗(yàn)
實(shí)驗(yàn)六微碼的裝入及執(zhí)行
實(shí)驗(yàn)七簡(jiǎn)單模型機(jī)設(shè)計(jì)與實(shí)現(xiàn)
實(shí)驗(yàn)八帶移位功能的模型機(jī)設(shè)計(jì)與實(shí)現(xiàn)
實(shí)驗(yàn)九具有中斷功能的模型機(jī)設(shè)計(jì)與實(shí)現(xiàn)
實(shí)驗(yàn)十復(fù)雜模型機(jī)的設(shè)計(jì)與實(shí)現(xiàn)
擴(kuò)展接口實(shí)驗(yàn)
實(shí)驗(yàn)十一外接并行口實(shí)驗(yàn)
實(shí)驗(yàn)十二外接定時(shí)計(jì)數(shù)器實(shí)驗(yàn)
擴(kuò)展可編程邏輯設(shè)計(jì)實(shí)驗(yàn)
7.1 可編程邏輯器件簡(jiǎn)介
7.2 實(shí)驗(yàn)項(xiàng)目
實(shí)驗(yàn)接線圖及芯片資料
下篇基于FPGA的典型RISC實(shí)驗(yàn)
計(jì)算機(jī)硬件設(shè)計(jì)、FPGA與HDL
MIPS體系結(jié)構(gòu)與指令系統(tǒng)
VeriIogHDL基礎(chǔ)
實(shí)驗(yàn)系統(tǒng)
系統(tǒng)開發(fā)平臺(tái)
實(shí)驗(yàn)項(xiàng)目
附錄實(shí)驗(yàn)報(bào)告模板
參考文獻(xiàn)