EDA技術應用

項目一 1位全加器
1.1 項目描述
1.2 項目資訊
1.2.1 走近EDA技術世界
1.2.2 神奇的可編程邏輯器件
1.2.3 cPLD及其結(jié)構(gòu)特點
1.2.4 認識MAxⅡ器件
1.2.5 PLD開發(fā)軟件
1.2.6 可編程邏輯器件的設計應用流程
1.3 項目設計
1.3.1 功能分析
1.3.2 硬件設計
1.3.3 軟件設計
1.4 項目實施
1.4.1 硬件平臺準備
1.4.2 QuartusⅡ原理圖設計
1.4.3 硬件電路調(diào)試及排故
1.5 總結(jié)與提高
1.5.1 項目總結(jié)
1.5.2 想一想做一做
項目二 4路搶答器
2.1 項目描述
2.2 項目資訊
2.2.1 0uartusⅡ設計開發(fā)流程
2.2.2 時序邏輯電路的一般設計方法
2.3 項目設計
2.3.1 功能分析
2.3.2 硬件設計
2.3.3 軟件設計
2.4 項目實施
2.4.1 硬件平臺準備
2.4.2 0uartusⅡ原理圖設計
2.4.3 硬件電路調(diào)試及排故
2.5 總結(jié)與提高
2.5.1 項目總結(jié)
2.5.2 想一想做一做
項目三 數(shù)碼管顯示譯碼器
3.1 項目描述
3.2 項目資訊
3.2.1 認識VHDL語言
3.2.2 VHDL的程序基本結(jié)構(gòu)
3.2.3 VHDL語言基本要素-
3.2.4 并行信號賦值語句
3.3 項目設計
3.3.1 功能分析
3.3.2 硬件設計
3.3.3 軟件設計
3.4 項目實施
3.4.1 硬件平臺準備
3.4.2 QuartusⅡVHDL設計輸入
3.4.3 硬件電路調(diào)試及排故
3.5 總結(jié)與提高
3.5.1 項目總結(jié)
3.5.2 想一想做一做
項目四 計數(shù)器
4.1 項目描述
4.2 項目資訊
4.2.1 進程語句
4.2.2 順序語句
4.3 項目設計
4.3.1 功能分析
4.3.2 硬件設計
4.3.3 軟件設計
4.4 項目實施
4.4.1 硬件平臺準備
4.4.2 QuatusⅡVHDL設計輸入
4.4.3 硬件電路調(diào)試及排故
4.5 總結(jié)與提高
4.5.1 項目總結(jié)
4.5.2 想一想做一做
項目五 秒表
5.1 項目描述
5.2 項目資訊
5.2.1 自頂向下的設計方法
5.2.2 模塊化并行語句
5.3 項目設計
5.3.1 功能分析
5.3.2 硬件設計
5.3.3 軟件設計
5.4 項目實施
5.4.1 硬件平臺準備
5.4.2 QuatusⅡVHDL設計輸入
5.4.3 硬件電路調(diào)試及排故
5.5 總結(jié)與提高
5.5.1 項目總結(jié)
5.5.2 想一想做一做
項目六 數(shù)字時鐘
6.1 項目描述
6.2 項目資訊
6.3 項目設計
6.3.1 功能分析
6.3.2 硬件設計
6.3.3 軟件設計
6.4 項目實施
6.4.1 硬件平臺準備
6.4.2 QuartusⅡ混合輸入法
6.4.3 硬件電路調(diào)試及排故
6.5 總結(jié)與提高
6.5.1 項目總結(jié)
6.5.2 想一想做一做
項目七 交通燈控制器
7.1 項目描述
7.2 項目資訊
7.3 項目設計
7.3.1 功能分析
7.3.2 硬件設計
7.3.3 軟件設計
7.4 項目實施
7.4.1 硬件平臺準備
7.4.2 OuartusⅡ設計過程
7.4.3 硬件電路調(diào)試及排故
7.5 總結(jié)與提高
7.5.1 項目總結(jié)
7.5.2 想一想做一做
項目八 乒乓球游戲機
8.1 項目描述
8.2 項目資訊
8.2.1 Mealy狀態(tài)機
8.2.2 狀態(tài)機的單進程描述
8.2.3 非法狀態(tài)處理
8.3 項目設計
8.3.1 功能分析
8.3.2 硬件設計
8.3.3 軟件設計
8.4 項目實施
8.4.1 硬件平臺準備
8.4.2 QuartusⅡ設計過程
8.4.3 硬件電路調(diào)試及排故
8.5 總結(jié)與提高
8.5.1 項目總結(jié)
8.5.2 想一想做一做
項目九 出租車計費器
9.1 項目描述
9.2 項目資訊
9.2.1 電子產(chǎn)品研發(fā)試制過程
9.2.2 出租車計費器設計相關問題
9.3 項目設計
9.3.1 系統(tǒng)組成
9.3.2 硬件設計
9.3.3 軟件設計
9.4 項目實施
9.4.1 硬件平臺準備
9.4.2 項目設計實施
9.4.3 硬件電路調(diào)試及排故
9.5 總結(jié)與提高
9.5.1 項目總結(jié)
9.5.2 拓展與提高
項目十 等精度數(shù)字頻率計
10.1 項目描述
10.2 項目資訊
10.2.1 等精度頻率測量原理
10.2.2 單片機與CPLD的接口電路設計
10.3 項目設計一
10.3.1 一系統(tǒng)組成
10.3.2 硬件設計
10.3.3 軟件設計
10.4 項目實施
10.5 總結(jié)與提高
10.5.1 項目總結(jié)
10.5.2 拓展與提高
附錄
附錄一 EDA學習開發(fā)板使用指南
附錄二 常用邏輯單元VHDL設計舉例
附錄三 VHDL編碼風格與編碼指南
參考文獻