計(jì)算機(jī)組成原理（第2版）

第1章  計(jì)算機(jī)系統(tǒng)概述
  1.1 計(jì)算機(jī)組成的任務(wù)
  1.2 計(jì)算機(jī)的硬件系統(tǒng)構(gòu)成
    1.2.1 計(jì)算機(jī)的基本硬件組成
    1.2.2 計(jì)算機(jī)的主要性能指標(biāo)
  1.3 計(jì)算機(jī)的軟件系統(tǒng)構(gòu)成
    1.3.1 計(jì)算機(jī)的語(yǔ)言
    1.3.2 計(jì)算機(jī)的軟件
  1.4 計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)特征
  1.5 電子計(jì)算機(jī)的發(fā)展簡(jiǎn)史
  習(xí)題
第2章  計(jì)算機(jī)的數(shù)據(jù)表示
  2.1 字符數(shù)據(jù)的表示
  2.2 邏輯數(shù)據(jù)的表示
  2.3 校驗(yàn)碼
    2.3.1 碼距與校驗(yàn)位的概念
    2.3.2 奇偶校驗(yàn)碼
    2.3.3 海明校驗(yàn)碼
    2.3.4 循環(huán)冗余校驗(yàn)碼
  2.4 數(shù)值數(shù)據(jù)的表示
    2.4.1 數(shù)的二進(jìn)制真值表示
    2.4.2 用BCD碼表示十進(jìn)制數(shù)
    2.4.3 定點(diǎn)數(shù)的表示
    2.4.4 浮點(diǎn)數(shù)的表示
  習(xí)題
第3章  運(yùn)算方法和運(yùn)算部件
  3.1 定點(diǎn)加減法運(yùn)算
    3.1.1 補(bǔ)碼加減法運(yùn)算
    3.1.2 行波進(jìn)位補(bǔ)碼加法/減法器
  3.2 定點(diǎn)乘法運(yùn)算
    3.2.1 原碼一位乘法
    3.2.2 補(bǔ)碼一位乘法
    3.2.3 陣列乘法器
  3.3 定點(diǎn)除法運(yùn)算
    3.3.1 原碼一位除法
    3.3.2 補(bǔ)碼一位除法
    3.3.3 陣列除法器
  3.4 定點(diǎn)運(yùn)算器的組成與結(jié)構(gòu)
    3.4.1 邏輯運(yùn)算與移位操作
    3.4.2 算術(shù)邏輯單元的功能設(shè)計(jì)
    3.4.3 定點(diǎn)運(yùn)算器的基本結(jié)構(gòu)
  3.5 浮點(diǎn)運(yùn)算
    3.5.1 浮點(diǎn)加法、減法運(yùn)算
    3.5.2 浮點(diǎn)乘法、除法運(yùn)算
    3.5.3 浮點(diǎn)運(yùn)算部件
  習(xí)題
第4章  存儲(chǔ)器系統(tǒng)
  4.1 概述
    4.1.1 存儲(chǔ)器分類(lèi)
    4.1.2 存儲(chǔ)器系統(tǒng)的層次結(jié)構(gòu)
  4.2 主存儲(chǔ)器
    4.2.1 靜態(tài)隨機(jī)讀寫(xiě)存儲(chǔ)器
    4.2.2 動(dòng)態(tài)隨機(jī)讀寫(xiě)存儲(chǔ)器
    4.2.3 只讀存儲(chǔ)器
    4.2.4 存儲(chǔ)器與CPU的連接
    4.2.5 可并行訪(fǎng)問(wèn)的存儲(chǔ)器
  4.3 高速緩沖存儲(chǔ)器
    4.3.1 cache的工作原理
    4.3.2 地址映射與地址轉(zhuǎn)換
    4.3.3 cache的塊替換策略
    4.3.4 cache的寫(xiě)策略
    4.3.5 多cache結(jié)構(gòu)
  4.4 虛擬存儲(chǔ)器
    4.4.1 虛擬存儲(chǔ)器概述
    4.4.2 頁(yè)式虛擬存儲(chǔ)器
    4.4.3 段式虛擬存儲(chǔ)器
    4.4.4 段頁(yè)式虛擬存儲(chǔ)器
    4.4.5 快表技術(shù)
  習(xí)題
第5章  指令系統(tǒng)
  5.1 指令系統(tǒng)概述
  5.2 指令格式及其設(shè)計(jì)
    5.2.1 指令的基本格式
    5.2.2 指令的操作數(shù)類(lèi)型和操作類(lèi)型
    5.2.3 尋址方式
    5.2.4 指令操作碼的設(shè)計(jì)
    5.2.5 指令地址碼的設(shè)計(jì)
    5.2.6 指令格式舉例
  5.3 精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)
    5.3.1 從CISC到RISC
    5.3.2 RISC的主要特點(diǎn)
  習(xí)題
第6章  中央處理器
  6.1 CPU的功能和組成
    6.1.1 CPU的主要功能
    6.1.2 CPU的基本組成和結(jié)構(gòu)
  6.2 指令周期
    6.2.1 指令周期的基本概念
    6.2.2 指令周期分析舉例
    6.2.3 指令周期流程圖
  6.3 時(shí)序信號(hào)和時(shí)序產(chǎn)生器
    6.3.1 時(shí)序信號(hào)的基本概念
    6.3.2 控制器的控制方式
    6.3.3 時(shí)序產(chǎn)生器的組成及工作原理
  6.4 硬布線(xiàn)控制器
    6.4.1 硬布線(xiàn)控制器的結(jié)構(gòu)及工作原理
    6.4.2 控制信號(hào)的設(shè)計(jì)
    6.4.3 指令周期控制
  6.5 微程序控制器
    6.5.1 微程序控制原理
    6.5.2 微指令的格式
    6.5.3 水平型微指令的編碼方法
    6.5.4 微程序的執(zhí)行順序控制
    6.5.5 動(dòng)態(tài)微程序設(shè)計(jì)
  6.6 指令流水線(xiàn)
    6.6.1 并行處理的概念
    6.6.2 指令流水線(xiàn)的工作原理
    6.6.3 多功能流水線(xiàn)
    6.6.4 流水線(xiàn)的性能指標(biāo)
    6.6.5 影響指令流水線(xiàn)性能的主要因素
    6.6.6 提高指令級(jí)并行度的技術(shù)
    6.6.7 典型流水處理器舉例
  習(xí)題
第7章  系統(tǒng)總線(xiàn)
  7.1 總線(xiàn)概述
    7.1.1 總線(xiàn)的基本概念
    7.1.2 總線(xiàn)的特性及性能指標(biāo)
  7.2 總線(xiàn)結(jié)構(gòu)
    7.2.1 總線(xiàn)的結(jié)構(gòu)類(lèi)型
    7.2.2 總線(xiàn)結(jié)構(gòu)實(shí)例
    7.2.3 總線(xiàn)接口
  7.3 總線(xiàn)仲裁
    7.3.1 集中式仲裁
    7.3.2 分布式仲裁
  7.4 總線(xiàn)操作的定時(shí)方式
    7.4.1 同步定時(shí)方式
    7.4.2 異步定時(shí)方式
  7.5 總線(xiàn)標(biāo)準(zhǔn)
  習(xí)題
第8章  輸入輸出系統(tǒng)
  8.1 輸入輸出系統(tǒng)概述
  8.2 輸入設(shè)備
    8.2.1 鍵盤(pán)
    8.2.2 鼠標(biāo)
    8.2.3 觸摸屏
    8.2.4 掃描儀
  8.3 輸出設(shè)備
    8.3.1 顯示器
    8.3.2 打印機(jī)
  8.4 輔助存儲(chǔ)器
    8.4.1 磁記錄原理與記錄方式
    8.4.2 硬磁盤(pán)存儲(chǔ)器
    8.4.3 磁盤(pán)陣列存儲(chǔ)器
    8.4.4 光盤(pán)存儲(chǔ)器
  8.5 輸入輸出接口
    8.5.1 輸入輸出接口的功能和基本結(jié)構(gòu)
    8.5.2 I/O端口的編址方式
  8.6 輸入輸出數(shù)據(jù)傳送方式
    8.6.1 程序查詢(xún)方式
    8.6.2 程序中斷方式
    8.6.3 直接存儲(chǔ)器訪(fǎng)問(wèn)方式
    8.6.4 I/O通道方式
    8.6.5 I/O處理機(jī)方式
  習(xí)題
參考文獻(xiàn)