嵌入式系統(tǒng)可靠性設(shè)計(jì)技術(shù)及案例解析（第2版）

第0章  可靠性設(shè)計(jì)方法論
  0.1  可靠性設(shè)計(jì)的目的
  0.2  可靠性設(shè)計(jì)的內(nèi)容
  0.2.1  系統(tǒng)設(shè)計(jì)
  0.2.2  容差設(shè)計(jì)
  0.2.3  可靠性目標(biāo)
  0.2.4  實(shí)現(xiàn)手段
第1章  可靠性技術(shù)的基礎(chǔ)內(nèi)容
  1.1  嵌入式系統(tǒng)失效率影響要素
    1.1.1  器件選型
    1.1.2  降額
    1.1.3  環(huán)境條件
    1.1.4  機(jī)械結(jié)構(gòu)因子
    1.1.5  元器件的個(gè)數(shù)
  1.2  嵌入式系統(tǒng)失效率曲線
  1.3  嵌入式系統(tǒng)可靠性模型
  1.4  可靠性與RAMS
  1.5  工作環(huán)境條件的確定
  1.6  容差分析與精度分配方法
  1.7  過渡過程
  1.8  系統(tǒng)方案設(shè)計(jì)
    1.8.1  系統(tǒng)設(shè)計(jì)的內(nèi)容
    1.8.2  基于系統(tǒng)設(shè)計(jì)的故障模式與失效分析方法(DFMEA)
  1.9  阻抗連續(xù)性
第2章  降額設(shè)計(jì)規(guī)范
  2.1  降額總則
    2.1.1  定義
    2.1.2  降額等級
  2.2  電阻降額
    2.2.1  定值電阻降額
    2.2.2  電位器降額
    2.2.3  熱敏電阻降額
  2.3  電容降額
    2.3.1  固定電容器降額
    2.3.2  電解電容器降額
    2.3.3  可調(diào)電容器降額
  2.4  集成電路降額
    2.4.1  模擬集成電路降額
    2.4.2  數(shù)字電路降額
    2.4.3  混合集成電路降額
    2.4.4  大規(guī)模集成電路
    2.4.5  集成電路通用降額準(zhǔn)則
  2.5  分立半導(dǎo)體元件降額
    2.5.1  晶體管
    2.5.2  微波晶體管
    2.5.3  二極管
    2.5.4  可控硅
    2.5.5  半導(dǎo)體光電器件
  2.6  電感降額
  2.7  繼電器降額
  2.8  開關(guān)降額
  2.9  光纖器件降額
  2.10  連接器降額
  2.11  導(dǎo)線與電纜降額
  2.12  保險(xiǎn)絲降額
  2.13  晶體降額
  2.14  電機(jī)降額
  2.15  補(bǔ)充規(guī)范
  2.16  器件選型與降額實(shí)例
第3章  嵌入式硬件系統(tǒng)熱設(shè)計(jì)規(guī)范
  3.1  熱設(shè)計(jì)基礎(chǔ)
    3.1.1  熱流密度
第4章  電子工藝設(shè)計(jì)規(guī)范
第5章  電路系統(tǒng)安全設(shè)計(jì)規(guī)范
第6章  嵌入式接口軟件可靠性設(shè)計(jì)規(guī)范
第7章  嵌入式系統(tǒng)EMC設(shè)計(jì)規(guī)范
第8章  嵌入式系統(tǒng)可維修性設(shè)計(jì)規(guī)范
第9章  嵌入式系統(tǒng)可用性設(shè)計(jì)規(guī)范
參考文獻(xiàn)