《電子設計自動化技術（Verilog HDL版）》以提高工程設計能力為目的，選擇EDA設計典型案例為主要載體，通過“項目導向、任務驅動”的編寫方式，深入淺出地對：EDA技術及相關知識做了系統(tǒng)和完整的介紹。全書包括7個項目：三人表決器設計、四位加法器設計、數字電子鐘設計、交通管理器設計、簡易電子琴設計、步進電動機控制器設計及數字溫度計設計。每個項目包括項目描述、知識準備、任務實現、考核評價、拓展提高五個方面?！峨娮釉O計自動化技術（Verilog HDL版）》的CPLD／FPGA開發(fā)軟件選用國內應用廣泛的Ahera公司的QoartusⅡ，硬件描述語言選用與C語言語法規(guī)則非常接近的語言——Verilog HDL。所選取的7個項目，側重點各有不同，目的都是為培養(yǎng)學生掌握各種EDA的開發(fā)方法。項目1旨在培養(yǎng)學生掌握基本的EDA概念、開發(fā)流程、EDA開發(fā)軟件的使用以及Vetilog語言基礎；項目2旨在培養(yǎng)學生掌握原理圖設計和層次化電路設計方法；項目3旨在培養(yǎng)學生掌握Verilog語言要素與主要語句結構，具備基本的Verilog程序設計能力；項目4旨在培養(yǎng)學生掌握原理圖、文本輸入混合設計方法；項目5旨在培養(yǎng)學生利用LPM進行復雜Verilog程序設計的能力；項目6旨在培養(yǎng)學生掌握狀態(tài)機設計方法；項目7旨在培養(yǎng)學生掌握單總線器件與FPGA的綜合應用方法。《電子設計自動化技術（Verilog HDL版）》取材廣泛、內容新穎、重點突出，可作為高等院校電子信息工程、通信工程等信息類及相近專業(yè)的學生作為教材使用，也可作為相關專業(yè)技術人員的參考書。
鄂公網安備 42010302001612號 