可編程器件及應(yīng)用實(shí)驗(yàn)技術(shù)

第1章緒論
1.1EDA技術(shù)及其應(yīng)用介紹
1.2可編程邏輯器件概述
1.3PLD設(shè)計(jì)開(kāi)發(fā)簡(jiǎn)介
1.3.1PLD設(shè)計(jì)方法
1.3.2PLD設(shè)計(jì)流程
1.4本章小結(jié)
第2章實(shí)驗(yàn)系統(tǒng)硬件平臺(tái)介紹
2.1CPLD 開(kāi)發(fā)板介紹
2.2開(kāi)發(fā)板核心電路詳解
2.2.1CPLD主芯片
2.2.2電源電路
2.2.3時(shí)鐘和復(fù)位電路
2.2.4JTAG電路
2.2.5擴(kuò)展I/O分配電路
2.3板載外設(shè)電路詳解
2.3.1按鍵及LED
2.3.2撥碼開(kāi)關(guān)電路
2.3.3蜂鳴器電路
2.3.4七段數(shù)碼管顯示電路
2.3.5液晶1602與12864接口電路
2.3.6RS232串口電路
2.3.7VGA接口電路
2.3.8PS/2 鍵盤、鼠標(biāo)接口電路
2.3.9串行DAC、ADC電路
2.3.10I2C接口電路
2.3.11實(shí)時(shí)時(shí)鐘電路
2.3.12溫度傳感器電路
2.3.13紅外線接收電路
2.3.14步進(jìn)電機(jī)控制電路
2.4板載跳線說(shuō)明
2.5開(kāi)發(fā)板使用注意事項(xiàng)
2.5.1供電安全
2.5.2JTAG的插拔安全
2.6本章小結(jié)
2.7習(xí)題
第3章實(shí)驗(yàn)系統(tǒng)軟件環(huán)境說(shuō)明
3.1Quartus Ⅱ集成開(kāi)發(fā)環(huán)境簡(jiǎn)介
3.1.1概述
3.1.2Quartus Ⅱ的安裝
3.1.3Quartus Ⅱ圖形用戶界面介紹
3.2Quartus Ⅱ使用方法
3.2.1創(chuàng)建工程
3.2.2建立頂層圖
3.2.3仿真
3.2.4生成頂層原理圖
3.2.5分配管腳
3.2.6編程下載
3.2.7連線
3.3ModelSim使用方法
3.3.1ModelSim軟件安裝
3.3.2在Quartus Ⅱ中調(diào)用ModelSimAltera
3.4本章小結(jié)
3.5習(xí)題
第4章可編程器件實(shí)驗(yàn)——基礎(chǔ)篇
4.1實(shí)驗(yàn)一組合邏輯全加器設(shè)計(jì)
4.2實(shí)驗(yàn)二組合邏輯38譯碼器設(shè)計(jì)
4.3實(shí)驗(yàn)三四位數(shù)據(jù)比較器設(shè)計(jì)
4.4實(shí)驗(yàn)四多路數(shù)據(jù)選擇器設(shè)計(jì)
4.5實(shí)驗(yàn)五編碼器設(shè)計(jì)
4.6實(shí)驗(yàn)六計(jì)數(shù)器設(shè)計(jì)
4.7實(shí)驗(yàn)七七段數(shù)碼管控制設(shè)計(jì)
4.8本章小結(jié)
4.9習(xí)題
第5章可編程器件實(shí)驗(yàn)——提高篇
5.1實(shí)驗(yàn)一組合邏輯電路設(shè)計(jì)
5.2實(shí)驗(yàn)二計(jì)數(shù)器及時(shí)序電路設(shè)計(jì)
5.3實(shí)驗(yàn)三數(shù)字鐘設(shè)計(jì)
5.4實(shí)驗(yàn)四函數(shù)信號(hào)發(fā)生器設(shè)計(jì)
5.5實(shí)驗(yàn)五模擬信號(hào)檢測(cè)電路設(shè)計(jì)
5.6本章小結(jié)
參考文獻(xiàn)
實(shí)驗(yàn)報(bào)告一
實(shí)驗(yàn)報(bào)告二
實(shí)驗(yàn)報(bào)告三
實(shí)驗(yàn)報(bào)告四
實(shí)驗(yàn)報(bào)告五
實(shí)驗(yàn)報(bào)告六
實(shí)驗(yàn)報(bào)告七
實(shí)驗(yàn)報(bào)告八
實(shí)驗(yàn)報(bào)告九
實(shí)驗(yàn)報(bào)告十
實(shí)驗(yàn)報(bào)告十一
實(shí)驗(yàn)報(bào)告十二