高性能嵌入式計算（原書第2版）

High-Performance Embedded Computing: Applications in Cyber-Physical Systems and Mobile Computing，Second Edition
出版者的話
譯者序
第2版前言
第1版前言
第1章　嵌入式計算1
1.1　高性能嵌入式計算的現(xiàn)狀1
1.2　信息物理系統(tǒng)和嵌入式計算3
1.2.1　交通工具控制和操作3
1.2.2　醫(yī)療設備和系統(tǒng)5
1.2.3　電力6
1.2.4　無線電和網(wǎng)絡7
1.2.5　多媒體10
1.3　設計方法12
1.3.1　為什么使用設計方法13
1.3.2　設計目標13
1.3.3　基本設計方法14
1.3.4　嵌入式設計流程15
1.3.5　基于標準的設計方法16
1.3.6　設計驗證和確認18
1.3.7　方法學18
1.3.8　算法和體系結構聯(lián)合開發(fā)19
1.4　計算模型19
1.4.1　為什么學習計算模型20
1.4.2　圖靈機20
1.4.3　面向流模型21
1.4.4　狀態(tài)和控制的表示23
1.4.5　并行性和通信24
1.4.6　并行的來源和使用26
1.5　可靠性、安全性和保密性27
1.5.1　為什么需要可靠的嵌入式系統(tǒng)27
1.5.2　可靠系統(tǒng)設計的基礎28
1.5.3　新型攻擊和對策30
1.6　消費類電子產(chǎn)品體系結構31
1.6.1　藍牙31
1.6.2　WiFi32
1.6.3　網(wǎng)絡化消費類電子設備33
1.6.4　高層次服務33
1.7　小結和展望35
本章所學內(nèi)容35
進一步閱讀35
習題35
實驗練習36
第2章　CPU37　2.1　引言37
2.2　處理器的比較37
2.2.1　評價處理器37
2.2.2　處理器的分類38
2.2.3　嵌入式處理器與通用處理器39
2.3　RISC處理器和數(shù)字信號處理器39
2.3.1　RISC處理器40
2.3.2　數(shù)字信號處理器40
2.4　并行執(zhí)行機制44
2.4.1　超長指令字處理器44
2.4.2　超標量處理器45
2.4.3　SIMD和向量處理器45
2.4.4　線程級并行性46
2.4.5　GPU46
2.4.6　處理器資源的利用47
2.5　性能可變CPU體系結構48
2.5.1　動態(tài)電壓和頻率縮放49
2.5.2　可靠性和錯誤感知計算49
2.6　處理器存儲層次結構50
2.6.1　存儲器組件模型50
2.6.2　寄存器文件54
2.6.3　緩存54
2.6.4　暫存存儲器56
2.7　編碼和安全56
2.7.1　代碼壓縮56
2.7.2　代碼和數(shù)據(jù)壓縮65
2.7.3　低功率總線編碼66
2.7.4　安全性69
2.8　CPU模擬71
2.8.1　基于跟蹤文件的分析73
2.8.2　直接執(zhí)行74
2.8.3　微體系結構建模模擬器74
2.8.4　功耗和熱度的模擬與建模75
2.9　自動化CPU設計75
2.9.1　可配置處理器76
2.9.2　指令集綜合82
2.10　小結86
本章所學內(nèi)容86
進一步閱讀86
習題86
實驗練習87
第3章　程序88
3.1　引言88
3.2　代碼生成和后端編譯88
3.2.1　指令模型89
3.2.2　寄存器分配90
3.2.3　指令選擇和調度92
3.2.4　代碼放置93
3.2.5　編程環(huán)境95
3.3　面向存儲的優(yōu)化96
3.3.1　循環(huán)變換96
3.3.2　全局優(yōu)化99
3.3.3　緩沖區(qū)、數(shù)據(jù)傳輸和內(nèi)存管理100
3.3.4　面向緩存和暫存的優(yōu)化102
3.3.5　面向主存的優(yōu)化104
3.4　程序性能分析106
3.4.1　性能模型107
3.4.2　路徑分析108
3.4.3　路徑計時110
3.5　計算與編程模型114
3.5.1　面向中斷的語言115
3.5.2　數(shù)據(jù)流語言116
3.5.3　面向控制的語言120
3.5.4　Java123
3.5.5　計算異構模型124
3.6　小結126
本章所學內(nèi)容126
進一步閱讀126
習題127
實驗練習128
第4章　進程和操作系統(tǒng)129
4.1　引言129
4.2　實時進程調度129
4.2.1　預備知識129
4.2.2　實時調度算法131
4.2.3　多關鍵級調度136
4.2.4　動態(tài)電壓和頻率縮放調度138
4.2.5　性能估計141
4.3　語言和調度142
4.4　操作系統(tǒng)設計146
4.4.1　嵌入式操作系統(tǒng)的內(nèi)存管理146
4.4.2　實時操作系統(tǒng)結構146
4.4.3　操作系統(tǒng)開銷147
4.4.4　對調度的支持148
4.4.5　進程間通信機制149
4.4.6　功耗管理149
4.4.7　嵌入式設備中的文件系統(tǒng)150
4.5　驗證153
4.6　小結155
本章所學內(nèi)容156
進一步閱讀156
習題156
實驗練習157
第5章　多處理器體系結構158
5.1　引言158
5.2　為什么需要嵌入式多處理器159
5.2.1　嵌入式系統(tǒng)需求159
5.2.2　性能和能量160
5.2.3　專用性和多處理器161
5.2.4　靈活性和效率162
5.3　多處理器設計技術162
5.3.1　多處理器設計方法162
5.3.2　多處理器的建模和模擬163
5.4　多處理器體系結構簡介164
5.5　處理單元167
5.6　互連網(wǎng)絡167
5.6.1　模型168
5.6.2　網(wǎng)絡拓撲169
5.6.3　路由和流控制171
5.6.4　片上網(wǎng)絡172
5.7　存儲系統(tǒng)177
5.7.1　傳統(tǒng)并行存儲系統(tǒng)177
5.7.2　存儲模型178
5.7.3　異構存儲系統(tǒng)178
5.7.4　一致性并行存儲系統(tǒng)180
5.8　物理分布式系統(tǒng)和網(wǎng)絡182
5.8.1　CAN總線183
5.8.2　時間觸發(fā)架構183
5.8.3　FlexRay184
5.8.4　航空網(wǎng)絡189
5.9　多處理器設計方法和算法190
5.10　小結193
本章所學內(nèi)容194
進一步閱讀194
習題194
實驗練習195
第6章　多處理器軟件196
6.1　引言196
6.2　嵌入式多處理器軟件有何不同196
6.3　實時多處理器操作系統(tǒng)197
6.3.1　操作系統(tǒng)的角色197
6.3.2　多處理器調度199
6.3.3　動態(tài)任務的調度209
6.4　嵌入式多處理器的服務和中間件210
6.4.1　基于標準的服務211
6.4.2　片上系統(tǒng)服務213
6.4.3　服務質量216
6.5　設計驗證219
6.6　小結220
本章所學內(nèi)容220
進一步閱讀220
習題220
實驗練習222
第7章　系統(tǒng)級設計和軟硬件協(xié)同設計223
7.1　引言223
7.2　性能估計223
7.2.1　高層綜合223
7.2.2　加速器估計226
7.3　軟硬件協(xié)同綜合算法228
7.3.1　程序表達229
7.3.2　平臺表達230
7.3.3　模板驅動的綜合算法230
7.3.4　通用多處理器的協(xié)同綜合235
7.3.5　多目標優(yōu)化239
7.3.6　控制和I/O綜合242
7.3.7　存儲系統(tǒng)243
7.3.8　可重構系統(tǒng)的協(xié)同綜合244
7.4　電子系統(tǒng)級設計245
7.5　熱度感知設計247
7.6　可靠性249
7.7　系統(tǒng)級模擬250
7.8　小結252
本章所學內(nèi)容252
進一步閱讀252
習題252
實驗練習253
第8章　信息物理系統(tǒng)254
8.1　引言254
8.2　控制理論和系統(tǒng)254
8.3　控制/計算協(xié)同設計255
8.4　網(wǎng)絡化控制系統(tǒng)257
8.5　設計方法學260
8.5.1　基于模型的設計260
8.5.2　形式化方法261
8.6　安全性264
8.7　小結267
本章所學內(nèi)容267
進一步閱讀268
習題268
實驗練習268
術語表269
參考文獻287
索引314