數(shù)字電子技術

第1章 數(shù)制和編碼
1．1 數(shù)字電子技術概述
1．2 進位計數(shù)制
1．2．1 基數(shù)和權
1．2．2 幾種常用的進位計數(shù)制
1．3 不同進位計數(shù)制間的轉(zhuǎn)換
1．3．1 將非十進制數(shù)轉(zhuǎn)換成十進制數(shù)
1．3．2 將十進制數(shù)轉(zhuǎn)換成非十進制數(shù)
1．3．3 非十進制數(shù)之間的轉(zhuǎn)換
1．4 二進制數(shù)的運算
1．4．1 加法運算
1．4．2 減法運算
1．4．3 乘法運算
1．4．4 除法運算
1．5 常用的幾種編碼
1．5．1 ASCII碼
1．5．2 十進制數(shù)的編碼表示
1．5．3 漢字字符編碼
1．5．4 循環(huán)碼
1．5．5 校驗碼
本章小結
習題1
第2章 邏輯代數(shù)基礎及邏輯門
2．1 邏輯代數(shù)基本運算及門電路
2．1．1 與運算及與門
2．1．2 或運算及或門
2．1．3 非運算及非門
2．1．4 復合邏輯運算及組合門
2．1．5 其他類型的TTL和CMOS集成門
2．1．6 集成門電路在使用中存在的實際問題
2．1．7 門的性能及參數(shù)
2．2 邏輯代數(shù)的基本公式和規(guī)則
2．2．1 邏輯代數(shù)的基本公式
2．2．2 邏輯代數(shù)的重要規(guī)則
2．3 邏輯表達式的變換
2．3．1 邏輯運算符的完備性
2．3．2 邏輯表達式的變換
2．4 邏輯函數(shù)的兩種標準表達式
2．4．1 最小項和最小項表達式
2．4．2 最大項和最大項表達式
2．5 邏輯函數(shù)的化簡
2．5．1 邏輯代數(shù)化簡法
2．5．2 卡諾圖化簡法
2．5．3 包含無關項邏輯函數(shù)的化簡
2．5．4 多輸出邏輯函數(shù)的化簡
本章小結
習題2
第3章 組合邏輯電路
3．1 概述
3．2 組合邏輯電路的分析與設計
3．2．1 組合邏輯電路的分析
3．2．2 組合邏輯電路的設計
3．2．3 組合邏輯電路設計中的幾個問題
3．3 常用的組合邏輯電路
3．3．1 編碼器
3．3．2 譯碼器
3．3．3 數(shù)據(jù)選擇器
3．3．4 數(shù)值比較器
3．3．5 加法器
3．4 組合電路的競爭與冒險
3．4．1 競爭一冒險現(xiàn)象
3．4．2 判斷競爭一冒險現(xiàn)象的方法
3．4．3 消除競爭一冒險現(xiàn)象的方法
本章小結
習題3
第4章 觸發(fā)器
4．1 概述
4．1．1 觸發(fā)器的描述方法
4．1．2 RS鎖存器
4．2 觸發(fā)器的電路結構及動作特點
4．2．1 電平觸發(fā)的觸發(fā)器
4．2．2 脈沖觸發(fā)的觸發(fā)器
4．2．3 邊沿觸發(fā)的觸發(fā)器
4．3 觸發(fā)器的邏輯功能及相互轉(zhuǎn)換
4．3．1 RS觸發(fā)器
4．3．2 JK觸發(fā)器
4．3．3 D觸發(fā)器
4．3．4 T觸發(fā)器
4．3．5 T'觸發(fā)器
4．3．6 不同邏輯功能觸發(fā)器的相互轉(zhuǎn)換
*4．4 觸發(fā)器的動態(tài)特性
4．4．1 RS鎖存器的時間特性
4．4．2 主從觸發(fā)器的時間特性
4．4．3 維持阻塞觸發(fā)器的時間特性
4．4．4 邊沿D觸發(fā)器7474的時間特性
本章小結
習題4
第5章 時序邏輯電路
5．1 概述
5．1．1 時序邏輯電路的組成
5．1．2 描述時序邏輯電路的邏輯工具
5．2 時序邏輯電路的分析
5．2．1 同步時序邏輯電路的分析方法
5．2．2 異步時序邏輯電路的分析方法
5．3 常用的集成時序邏輯電路
5．3．1 寄存器與移位寄存器
5．3．2 計數(shù)器
5．4 時序邏輯電路的設計方法
5．4．1 同步時序邏輯電路的設計
5．4．2 同步時序電路設計舉例
5．4．3 異步時序電路的設計
本章小結
習題5
第6章 半導體存儲器
6．1 概述
6．1．1 存儲器的技術指標
6．1．2 半導體存儲器的分類
6．2 隨機存儲器
6．2．1 RAM的基本組成
6．2．2 RAM存儲單元電路
6．3 只讀存儲器
6．3．1 只讀存儲器的組成
6．3．2 掩模只讀存儲器（MROM）
6．3．3 一次可編程只讀存儲器（PROM）
6．3．4 可擦除可編程只讀存儲器（EPROM）
6．3．5 電可擦除可編程只讀存儲器（E2PROM）
6．3．6 快閃存儲器（Flash Memory）
6．3．7 ROM應用舉例
6．4 存儲器芯片容量的擴展
6．4．1 字擴展
6．4．2 位擴展
本章小結
習題6
第7章 脈沖波形的產(chǎn)生與整形
7．1 概述
7．2 555定時器
7．2．1 555定時器電路的組成
7．2．2 555定時器的功能
7．3 旅密特觸發(fā)器
7．3．1 由門電路構成的施密特觸發(fā)器
7．3．2 由555定時器構成的施密特觸發(fā)器
7．3．3 施密特觸發(fā)器的應用
7．4 單穩(wěn)態(tài)觸發(fā)器
7．4．1 由門電路構成的單穩(wěn)態(tài)觸發(fā)器
7．4．2 由555定時電路構成的單穩(wěn)態(tài)觸發(fā)器
7．4．3 集成單穩(wěn)態(tài)觸發(fā)器
7．4．4 單穩(wěn)態(tài)觸發(fā)器的應用
7．5 多諧振蕩器
7．5．1 由門電路構成的多諧振蕩器
7．5．2 石英晶體振蕩器
7．5．3 由555定時器構成的多諧振蕩器
7．5．4 多諧振蕩器的應用
本章小結
習題7
第8章 數(shù)／模轉(zhuǎn)換器與模／數(shù)轉(zhuǎn)換器
8．1 概述
8．2 D／A轉(zhuǎn)換器
8．2．1 D／A轉(zhuǎn)換器的基本原理
8．2．2 典型的D／A轉(zhuǎn)換器
8．2．3 集成D／A轉(zhuǎn)換器（0832）應用舉例
8．3 A／D轉(zhuǎn)換器
8．3．1 A／D轉(zhuǎn)換器的基本原理
8．3．2 典型的A／D轉(zhuǎn)換器
8．3．3 A／D轉(zhuǎn)換器的主要技術指標
8．3．4 集成A／D轉(zhuǎn)換器（0804）應用舉例
本章小結
習題8
第9章 可編程邏輯器件
9．1 概述
9．1．1 PLD的基本結構
9．1．2 PLD電路的表示方法
9．1．3 可編程邏輯器件的分類
9．2 可編程陣列邏輯（PAL）
9．3 通用陣列邏輯（GAL）
9．4 復雜的可編程邏輯器件（CPLD）
9．5 現(xiàn)場可編程門陣列（FPGA）
本章小結
習題9
參考文獻