數(shù)字電子技術基礎（第3版）

第1章 數(shù)制與編碼
1．1 數(shù)字邏輯電路概述
1．2 數(shù)制
1．2．1 進位計數(shù)制
1．2．2 進位計數(shù)制之間的轉(zhuǎn)換
1．3 編碼
1．3．1 帶符號數(shù)的編碼
1．3．2 二一十進制編碼（BCD碼）
1．3．3 可靠性編碼
1．3．4 字符代碼
本章小結
習題1
第2章 邏輯代數(shù)基礎
2．1 邏輯代數(shù)的基本運算
2．1．1 邏輯函數(shù)的基本概念
2．1．2 三種基本邏輯運算
2．2 邏輯代數(shù)的基本定律和運算規(guī)則
2．2．1 基本定律
2．2．2 三個重要規(guī)則
2．2．3 若干常用公式
2．3 復合邏輯和常用邏輯門
2．3．1 復合邏輯運算和復合門
2．3．2 常用邏輯門及邏輯函數(shù)表達式的常用形式
2．3．3 常用邏輯門的等效符號及有效電平
2．4 邏輯函數(shù)的兩種標準形式
2．4．1 最小項和標準與或式
2．4．2 最大項和標準或與式
2．5 邏輯函數(shù)的化簡方法
2．5．1 代數(shù)化簡法
2．5．2 卡諾圖化簡法
2．5．3 具有無關項的邏輯函數(shù)及其化簡
本章小結
習題2
第3章 集成邏輯門
3．1 數(shù)字集成電路的分類
3．2 TTL集成邏輯門
3．2．1 TTL與非門的工作原理
3．2．2 TTL與非門的特性與參數(shù)
3．2．3 TTL集成電路系列
3．2．4 集電極開路門和三態(tài)門
3．3 CMOS集成邏輯門
3．3．1 CMOS反相器
3．3．2 CMOS邏輯門
3．3．3 CMOS傳輸門
3．3．4 CMOS集成電路系列
3．4 集成門電路在使用中的實際問題
3．4．1 TTL電路與CMOS電路的接口
3．4．2 CMOS電路的使用注意事項
本章小結
習題3
第4章 組合邏輯電路
4．1 組合邏輯電路的分析
4．2 組合邏輯電路的設計
4．3 常用中規(guī)模組合邏輯器件及應用
4．3．1 編碼器
4．3．2 譯碼器
4．3．3 數(shù)據(jù)選擇器
4．3．4 數(shù)據(jù)分配器
4．3．5 數(shù)值比較器
4．3．6 加法器
4．4 組合邏輯電路中的競爭與冒險
本章小結
習題4
第5章 觸發(fā)器
5．1 基本RS觸發(fā)器．
5．1．1 基本RS觸發(fā)器的電路結構和工作原理
5．1．2 基本RS觸發(fā)器的功能描述
5．2 時鐘控制的觸發(fā)器
5．2．1 鐘控RS觸發(fā)器
5．2．2 鐘控D觸發(fā)器（數(shù)據(jù)鎖存器）
5．2．3 鐘控JK觸發(fā)器
5．2．4 鐘控T觸發(fā)器和T觸發(fā)器
5．2．5 電平觸發(fā)方式的工作特點
5．3 集成觸發(fā)器
5．3．1 主從JK觸發(fā)器
5．3．2 邊沿觸發(fā)器
5．4 觸發(fā)器的邏輯符號及時序圖
5．4．1 觸發(fā)器的邏輯符號
5．4．2 時序圖
本章小結
習題5
第6章 時序邏輯電路
6．1 時序邏輯電路概述
6．1．1 時序邏輯電路的特點
6．1．2 時序邏輯電路的分類
6．1．3 時序邏輯電路的功能描述
6．2 同步時序邏輯電路的分析
6．2．1 同步時序邏輯電路的一般分析步驟
6．2．2 同步時序邏輯電路分析舉例
6．3 異步時序邏輯電路的分析方法
6．4 同步時序邏輯電路的設計方法
6．4．1 同步時序邏輯電路的一般設計步驟
6．4．2 同步時序邏輯電路設計舉例
6．5 計數(shù)器
6．5．1 計數(shù)器的基本概念
6．5．2 同步二進制計數(shù)器和同步十進制計數(shù)器
6．5．3 集成計數(shù)器
6．6 集成寄存器和移位寄存器
6．6．1 寄存器
6．6．2 移位寄存器
6．6．3 移位型計數(shù)器
6．7 序列信號發(fā)生器
6．7．1 順序脈沖發(fā)生器
6．7．2 序列信號發(fā)生器
本章小結
習題6
第7章 脈沖波形的產(chǎn)生與整形
7．1 概述
7．1．1 脈沖產(chǎn)生電路和整形電路的特點
7．1．2 脈沖電路的基本分析方法
7．2555 定時器及其應用
7．2．1555 定時器的結構與功能
7．2．2555 定時器的典型應用
7．3 集成單穩(wěn)態(tài)觸發(fā)器
7．4 石英晶體振蕩器
7．4．1 石英晶體
7．4．2 石英晶體多諧振蕩器
7．4．3 石英晶體振蕩器
本章小結
習題7
第8章 存儲器和可編程邏輯器件
8．1 半導體存儲器概述
8．2 只讀存儲器（ROM）
8．2．1 ROM的結構
8．2．2 ROM的類型
8．2．3 ROM的應用
8．3 隨機存取存儲器（RAM）
8．3．1 RAM的基本結構
8．3．2 RAM的存儲單元
8．4 存儲器容量的擴展
8．5 可編程邏輯器件簡介
8．5．1 概述
8．5．2 PI。D電路的表示方法
8．5．3 低密度可編程邏輯器件
8．5．4 高密度可編程邏輯器件
8．5．5 可編程邏輯器件的開發(fā)
本章小結
習題8
第9章 數(shù)／模和模／數(shù)轉(zhuǎn)換器
9．1 概述
9．2 D／A轉(zhuǎn)換器
9．2．1 D／A轉(zhuǎn)換器的基本工作原理
9．2．2 D／A轉(zhuǎn)換器的主要電路形式
9．2．3 D／A轉(zhuǎn)換器的主要技術指標
9．2．48 位集成D／A轉(zhuǎn)換器DAC0832
9．3 A／D轉(zhuǎn)換器
9．3．1 A／D轉(zhuǎn)換器的基本工作原理
9．3．2．A／D轉(zhuǎn)換器的主要電路形式
9．3．3 A／D轉(zhuǎn)換器的主要技術指標
9．3．48 位集成A／D轉(zhuǎn)換器ADC0809
本章小結
習題9
第10章 VHDL硬件描述語言簡介
10．1 概述
10．2 VHDL程序的基本結構
10．2．1 實體
10．2．2 結構體
10．2．3 庫和程序包
10．2．4 配置
10．3 VHDL的基本語法
10．3．1 數(shù)據(jù)對象
10．3．2 數(shù)據(jù)類型
10．3．3 運算操作符
10．4 VHDL的主要描述語句
10．4．1 順序描述語句
10．4．2 并行描述語句
10．5 有限狀態(tài)機的設計
10．6 VHDL描述實例
10．6．1 組合電路的描述
10．6．2 時序電路的描述
本章小結
習題10
第11章 VHDL數(shù)字系統(tǒng)設計實例
11．1 數(shù)字系統(tǒng)設計簡介
11．1．1 數(shù)字系統(tǒng)的基本結構
11．1．2 數(shù)字系統(tǒng)的基本設計方法
11．2 數(shù)字系統(tǒng)設計實例
11．2．1 簡易電子琴
11．2．2 用狀態(tài)機設計的交通信號控制系統(tǒng)
11．2．3 函數(shù)信號發(fā)生器
11．2．4 基于DDs的正弦信號發(fā)生器
附錄一 常用邏輯符號對照表
附錄二 各章專用名詞漢英對照
附錄三 數(shù)字集成電路的型號命名法
附錄四 常用數(shù)字集成電路功能分類索引表
參考文獻