基于ANSYS的信號和電源完整性設計與分析

定　價：￥49.00

作　者：	周潤景著
出版社：	電子工業(yè)出版社
叢編項：
標　簽：	ANSYS及計算機輔助分析 CAD CAM CAE 計算機/網(wǎng)絡

購買這本書可以去

ISBN：	9787121304958	出版時間：	2017-01-01	包裝：	平裝
開本：	16開	頁數(shù)：	252	字數(shù)：

內容簡介

　　本書主要介紹信號完整性和電源完整性的基礎理論和設計方法，并結合實例，詳細介紹了如何在ANSYS仿真平臺完成相關仿真并分析結果。同時，在常見的數(shù)字信號高速電路設計方面，本書詳細介紹了高速并行總線DDR3和高速串行總線PCIE、SFP+傳輸?shù)奶攸c，以及運用ANSYS仿真平臺的分析流程和方法。本書特點是理論和實例相結合，并且基于ANSYS 15.0的SIWave、HFSS、Designer仿真平臺，使讀者可以在軟件的實際操作過程中，理解高速電路設計理念，同時熟悉仿真工具和分析流程，發(fā)現(xiàn)相關的問題并運用類似的設計、仿真方法去解決。

作者簡介

　　周潤景教授，中國電子學會高級會員，IEEE/EMBS會員，國家自然科學基金項目高速數(shù)字系統(tǒng)的信號與電源完整性聯(lián)合設計與優(yōu)化”等多項***、省部級科研項目負責人，主要從事模式識別與智能系統(tǒng)、控制工程的研究與教學工作，具有豐富的教學與科研經(jīng)驗。

圖書目錄

第1章信號完整性
1．1 信號完整性的要求及問題的產生
1．2 信號完整性問題的分類
1．3 傳輸線基礎理論
1．4 端接電阻匹配方式
1．5 仿真模型
1．6 S參數(shù)
1．7 電磁場求解方法
第2章 HDMI的仿真與測試
2．1 HDMI簡介
2．2 HDMI信號完整性前仿真分析
2．3 HDMI信號完整性后仿真分析
2．3．1 切割TMDS差分線
2．3．2 頻域分析
2．3．3 時域分析
2．3．4 差分對匹配
2．3．5 實測對比
2．4 本章小結
第3章 PCIE仿真與測試
3．1 PCIE簡介
3．2 SIwave提取傳輸線S參數(shù)
3．2．1 運行SIwave
3．2．2 確認檢查
3．2．3 分割差分線區(qū)域
3．2．4 自動端口生成
3．2．5 全局設置及仿真
3．2．6 計算S、Y、Z參數(shù)
3．2．7 導出S參數(shù)
3．3 差分對建模仿真分析
3．3．1 創(chuàng)建項目
3．3．2 設置求解類型
3．3．3 設置模型單位
3．3．4 創(chuàng)建差分線模型
3．4 在Designer中聯(lián)合仿真
3．4．1 添加IBIS模型
3．4．2 導入HFSS文件（差分線模型、過孔模型、連接器模型）
3．4．3 放置元件
3．5 PCIE的仿真與實測對比
3．5．1 測試環(huán)境與儀器介紹
3．5．2 仿真與實測對比
3．6 本章小結
第4章 SFP+高速通道的仿真與測試
4．1 SFP+簡介
4．2 SFP+通道仿真
4．2．1 轉換Brd文件到ANF文件
4．2．2 切割評估板
4．2．3 使用SIwave自動創(chuàng)建Port
4．2．4 模型檢查
4．2．5 仿真設置
4．2．6 查看仿真結果
4．2．7 查看差分參數(shù)
4．2．8 導出s4p參數(shù)模型
4．3 系統(tǒng)級頻域S參數(shù)仿真
4．3．1 添加S參數(shù)模型
4．3．2 添加頻率掃描
4．3．3 查看仿真結果
4．4 TDR仿真
4．4．1 添加參數(shù)模型
4．4．2 建立瞬態(tài)分析
4．4．3 創(chuàng)建結果報告
4．5 時域眼圖仿真
4．5．1 輸入AMI模型
4．5．2 設置AMI模型
4．5．3 仿真設置
4．5．4 查看眼圖
4．5．5 添加眼罩
4．6 SFP+通道實際測試
4．7 本章小結
第5章并行通道DDR3仿真與分析
5．1 DDR3簡介
5．2 使用SIwave提取DDR3數(shù)據(jù)組
5．3 基于Designer的SI仿真
5．3．1 新建工程
5．3．2 選擇器件
5．3．3 運行分析
5．4 DDR的SI+PI仿真
5．4．1 眼圖分析
5．4．2 SSN分析
5．4．3 選取更多頻率點的分析
5．5 IR drop仿真
5．5．1 SIwave IR壓降檢查
5．5．2 IR壓降仿真
5．6 2．5維、三維模型在信號完整性中的對比分析
5．7 本章總結
第6章電源完整性問題
6．1 電源完整性概述
6．2 電源噪聲形成機理及危害
6．3 VRM模塊
6．4 電容去耦原理
6．4．1 從儲能角度來理解
6．4．2 從阻抗角度來理解
6．5 PDS阻抗分析
6．5．1 PDS簡介
6．5．2 PCB PDS仿真
6．6 PCB諧振仿真
6．6．1 諧振簡介
6．6．2 PCB諧振仿真
6．6．3 去耦電容容值估算
6．6．4 兩種去耦電容配置方法
6．6．5 PCB諧振優(yōu)化
6．7 傳導干擾和電壓噪聲測量
6．8 直流壓降分析
6．9 串行通道的SSN分析
6．10 DDR3的同步開關噪聲分析
6．10．1 “Stratix IV GX FPGA Development Board”電路板簡介
6．10．2 SIwave提取傳輸線S參數(shù)
6．10．3 在Designer中進行DDR的SSN分析
6．11 本章小結
第7章輻射分析
7．1 電磁兼容概述
7．2 電磁兼容相關標準
7．3 電磁干擾方式
7．3．1 差模輻射
7．3．2 共模輻射
7．4 輻射仿真與分析
7．5 本章小結
第8章信號完整性問題的場路協(xié)同仿真
8．1 SMA串行通道仿真
8．1．1 Stratix V GX信號完整性開發(fā)板簡介
8．1．2 從Cadence導入SIwave
8．1．3 在SIwave中進行SMA通道仿真
8．2 SMA建模
8．2．1 PCB的切割
8．2．2 建立基座和同軸線纜
8．2．3 添加Wave Port
8．2．4 仿真設置
8．2．5 查看仿真結果
8．3 Designer對整個高速互連通道進行系統(tǒng)級仿真
8．3．1 導入?yún)?shù)模型
8．3．2 設置仿真參數(shù)和查看仿真結果
8．3．3 TDR仿真
8．3．4 時域眼圖分析
8．4 本章小結
參考文獻