計(jì)算機(jī)組成原理教程（第7版）

定　價(jià)：￥49.00

作　者：	張基溫著
出版社：	清華大學(xué)出版社
叢編項(xiàng)：	高等教育質(zhì)量工程信息技術(shù)系列示范教材
標(biāo)　簽：	暫缺

購(gòu)買(mǎi)這本書(shū)可以去

ISBN：	9787302476290	出版時(shí)間：	2017-07-01	包裝：	平裝
開(kāi)本：	16開(kāi)	頁(yè)數(shù)：	366	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　本書(shū)是一本面向應(yīng)用型專(zhuān)業(yè)的計(jì)算機(jī)組成原理教材，全書(shū)共分7章。第1章幫助讀者快速、輕松并深刻地建立計(jì)算機(jī)系統(tǒng)的整體概念并了解現(xiàn)代計(jì)算機(jī)硬件的測(cè)試技術(shù)與工具；第2章介紹計(jì)算機(jī)的存儲(chǔ)體系，并著重介紹DRAM的內(nèi)部操作對(duì)性能參數(shù)的影響；第3章介紹計(jì)算機(jī)總線系統(tǒng)和主板的有關(guān)知識(shí)；第4章介紹計(jì)算機(jī)的輸入輸出及其控制技術(shù)；第5章介紹計(jì)算機(jī)核心部件——控制器的工作原理和基本設(shè)計(jì)方法；第6章從架構(gòu)層面介紹處理器中的并行技術(shù)；第7章介紹人們?cè)诜邱T·諾依曼體系結(jié)構(gòu)和非硅晶體元器件兩個(gè)方面的探索?！”緯?shū)概念清晰，深入淺出，取材新穎，從知識(shí)建構(gòu)、啟發(fā)思維和適合教學(xué)的角度組織學(xué)習(xí)內(nèi)容，同時(shí)不過(guò)多依賴(lài)先修課程。本書(shū)經(jīng)過(guò)6次修訂，更貼近實(shí)際，更適合教學(xué)，可供應(yīng)用型院校本科計(jì)算機(jī)科學(xué)與技術(shù)專(zhuān)業(yè)、軟件工程專(zhuān)業(yè)、信息安全專(zhuān)業(yè)、網(wǎng)絡(luò)工程專(zhuān)業(yè)、信息管理和信息系統(tǒng)專(zhuān)業(yè)和其他相關(guān)專(zhuān)業(yè)使用，也可以供有關(guān)工程技術(shù)人員和自學(xué)者使用。

作者簡(jiǎn)介

　　張基溫，研究和教學(xué)領(lǐng)域涉及計(jì)算機(jī)科學(xué)與技術(shù)、信息管理、信息經(jīng)濟(jì)學(xué)、電子政務(wù)與電子商務(wù)、服務(wù)科學(xué)、新媒體。先后擔(dān)任名古屋大學(xué)訪問(wèn)學(xué)者，山西財(cái)經(jīng)大學(xué)、江南大學(xué)、華東政法大學(xué)、常熟理工學(xué)院、福建工程學(xué)院、廣西職業(yè)技術(shù)學(xué)院、晉城學(xué)院等多所大學(xué)的專(zhuān)職、客座或兼職教授，北京大學(xué)博雅方略城市發(fā)展與信息化研究中心研究員，南京大學(xué)出版社總編顧問(wèn)，太原高新技術(shù)區(qū)IT研究院實(shí)驗(yàn)室主任，山西省緊缺人才專(zhuān)家委員會(huì)副主任，中國(guó)信息經(jīng)濟(jì)學(xué)會(huì)常務(wù)理事，全國(guó)高等院校計(jì)算機(jī)基礎(chǔ)教育研究會(huì)常務(wù)理事兼課程建設(shè)委員會(huì)副主任，中國(guó)計(jì)算機(jī)學(xué)會(huì)教育專(zhuān)業(yè)委員會(huì)委員，國(guó)家NIT考試委員會(huì)委員，江蘇省計(jì)算機(jī)基礎(chǔ)教學(xué)指導(dǎo)委員會(huì)委員，山西省新世紀(jì)專(zhuān)家學(xué)者協(xié)會(huì)副會(huì)長(zhǎng)。為清華大學(xué)出版社、電子工業(yè)出版社、中國(guó)水利水電出版社、南京大學(xué)出版社、中國(guó)鐵道出版社等主編了信息管理與信息系統(tǒng)專(zhuān)業(yè)、計(jì)算機(jī)實(shí)驗(yàn)與實(shí)踐、大學(xué)生信息素養(yǎng)等多個(gè)系列教材。已發(fā)表學(xué)術(shù)論文百余篇，出版著作百余種

圖書(shū)目錄

目錄
第1章計(jì)算機(jī)系統(tǒng)概述1
1.1計(jì)算工具的進(jìn)步軌跡1
1.1.1神奇的算盤(pán)和算籌——軟件與硬件的起源1
1.1.2提花機(jī)的啟示與巴貝奇分析機(jī)——內(nèi)程序計(jì)算機(jī)的最早實(shí)踐5
1.1.3帕斯卡加法器——內(nèi)動(dòng)力計(jì)算機(jī)的嘗試7
1.1.4從八卦圖到布爾代數(shù)——電子數(shù)字計(jì)算機(jī)的理論基礎(chǔ)11
1.1.5諾依曼電子數(shù)字計(jì)算機(jī)體系的確立19
1.1.6操作系統(tǒng)——計(jì)算機(jī)的自我管理22
1.1.7現(xiàn)代計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)25
1.1.8自動(dòng)計(jì)算機(jī)理論的再討論27
1.20、1編碼27
1.2.1數(shù)字系統(tǒng)中的信息單位與量級(jí)27
1.2.2十進(jìn)制數(shù)與二進(jìn)制數(shù)的轉(zhuǎn)換28
1.2.3八進(jìn)制、十六進(jìn)制和BCD碼30
1.2.4原碼、反碼、補(bǔ)碼和移碼31
1.2.5浮點(diǎn)數(shù)與定點(diǎn)數(shù)34
1.2.6聲音的0、1編碼36
1.2.7圖形圖像的0、1編碼37
1.2.8文字的0、1編碼39
1.2.9指令的0、1編碼與計(jì)算機(jī)程序設(shè)計(jì)語(yǔ)言43
1.2.10數(shù)據(jù)傳輸中的差錯(cuò)檢驗(yàn)44
1.3電子數(shù)字計(jì)算機(jī)的基本原理48
1.3.1電子數(shù)字計(jì)算機(jī)的運(yùn)算器48
1.3.2計(jì)算機(jī)存儲(chǔ)器50
1.3.3計(jì)算機(jī)控制器54
1.3.4總線56
1.3.5計(jì)算機(jī)中的時(shí)序控制57
1.4馮·諾依曼計(jì)算機(jī)體系的改進(jìn)59
1.4.1馮·諾依曼瓶頸59
1.4.2并行與共享60
1.4.3哈佛結(jié)構(gòu)63
1.4.4擬態(tài)計(jì)算機(jī)64
1.5計(jì)算機(jī)性能評(píng)測(cè)64
1.5.1計(jì)算機(jī)的主要性能指標(biāo)64
1.5.2計(jì)算機(jī)性能測(cè)試工具69
1.5.3天梯圖71
習(xí)題74
第2章存儲(chǔ)系統(tǒng)77
2.1主存儲(chǔ)器概述77
2.1.1ROM元件77
2.1.2RAM元件與存儲(chǔ)結(jié)構(gòu)79
2.1.3DRAM元件與基本存儲(chǔ)結(jié)構(gòu)82
2.2主存儲(chǔ)體組織85
2.2.1內(nèi)存條結(jié)構(gòu)85
2.2.2存儲(chǔ)體的基本擴(kuò)展方式87
2.2.3Bank89
2.2.4并行存儲(chǔ)器90
2.2.5并行處理機(jī)的主存儲(chǔ)器93
2.3DRAM內(nèi)部操作與性能參數(shù)94
2.3.1SDRAM的主要引腳94
2.3.2SDRAM的讀寫(xiě)時(shí)序95
2.3.3突發(fā)傳輸97
2.3.4數(shù)據(jù)掩碼98
2.3.5DRAM的動(dòng)態(tài)刷新99
2.3.6芯片初始化與預(yù)充電102
2.3.7存儲(chǔ)器控制器104
2.3.8RAM的一般性能參數(shù)104
2.3.9DDR SDRAM與RDRAM107
2.4磁盤(pán)存儲(chǔ)器109
2.4.1磁表面存儲(chǔ)原理109
2.4.2硬磁盤(pán)存儲(chǔ)器的存儲(chǔ)結(jié)構(gòu)111
2.4.3磁盤(pán)格式化112
2.4.4硬磁盤(pán)存儲(chǔ)器與主機(jī)的連接115
2.4.5硬磁盤(pán)存儲(chǔ)器的技術(shù)參數(shù)118
2.4.6磁盤(pán)陣列120
2.5光盤(pán)存儲(chǔ)器123
2.5.1光盤(pán)的技術(shù)特點(diǎn)與類(lèi)型123
2.5.2可擦寫(xiě)型光盤(pán)讀寫(xiě)原理124
2.5.3光盤(pán)規(guī)格124
2.6閃速存儲(chǔ)器127
2.6.1閃存原理128
2.6.2固態(tài)硬盤(pán)128
2.7存儲(chǔ)體系131
2.7.1多級(jí)存儲(chǔ)體系的建立131
2.7.2多級(jí)存儲(chǔ)體系的性能參數(shù)132
2.7.3Cache主存機(jī)制133
2.7.4虛擬存儲(chǔ)器138
2.8未來(lái)記憶元件141
2.8.1磁隨機(jī)存取存儲(chǔ)器141
2.8.2鐵電隨機(jī)存取存儲(chǔ)器142
2.8.3相變隨機(jī)存取存儲(chǔ)器143
2.8.4阻變隨機(jī)存取存儲(chǔ)器144
習(xí)題145
第3章總線與主板148
3.1總線的概念148
3.1.1總線及其規(guī)范148
3.1.2總線分類(lèi)149
3.1.3總線的性能指標(biāo)152
3.1.4標(biāo)準(zhǔn)總線153
3.2總線工作原理154
3.2.1總線的組成與基本傳輸過(guò)程154
3.2.2總線的爭(zhēng)用與仲裁155
3.2.3總線通信中主從之間的時(shí)序控制157
3.3幾種標(biāo)準(zhǔn)系統(tǒng)總線分析161
3.3.1ISA總線161
3.3.2PCI總線163
3.3.3AGP總線166
3.3.4PCIExpress總線 168
3.4幾種標(biāo)準(zhǔn)I/O總線分析169
3.4.1ATA與SATA總線 169
3.4.2SCSI與SAS總線171
3.4.3USB總線174
3.4.4光纖總線178
3.4.5AMR和CNR178
3.5微型計(jì)算機(jī)主板179
3.5.1主板的概念179
3.5.2主板的組成180
3.5.3主板架構(gòu)及其進(jìn)展185
3.5.4主板選擇參數(shù)188
3.5.5主板整合技術(shù)191
3.5.6智慧型主板技術(shù)191
習(xí)題193
第4章輸入輸出系統(tǒng)195
4.1外圍設(shè)備195
4.1.1外部設(shè)備及其發(fā)展195
4.1.2鍵盤(pán)198
4.1.3鼠標(biāo)201
4.1.4打印設(shè)備202
4.1.5顯示器210
4.1.6觸摸屏220
4.1.7虛擬現(xiàn)實(shí)設(shè)備223
4.2I/O過(guò)程的程序直接控制225
4.2.1I/O過(guò)程的程序無(wú)條件傳送控制方式225
4.2.2I/O過(guò)程的程序查詢(xún)傳送方式225
4.3I/O過(guò)程的程序中斷控制227
4.3.1程序中斷控制的核心概念227
4.3.2中斷關(guān)鍵技術(shù)230
4.3.3中斷接口234
4.3.4多重中斷235
4.4I/O數(shù)據(jù)傳送的DMA控制236
4.4.1DMA的基本概念236
4.4.2DMA與CPU共享存儲(chǔ)器沖突的解決方案237
4.4.3DMA控制器239
4.4.4DMA傳送過(guò)程240
4.4.5DMA與中斷方式比較241
4.5I/O過(guò)程的通道控制242
4.5.1通道控制及其特點(diǎn)242
4.5.2通道控制原理244
4.5.3通道類(lèi)型246
4.6I/O接口247
4.6.1影響I/O設(shè)備與計(jì)算機(jī)連接的主要因素248
4.6.2I/O接口的功能與類(lèi)型249
4.6.3I/O接口結(jié)構(gòu)250
4.6.4緩沖251
4.6.5I/O端口252
4.7I/O設(shè)備適配器253
4.7.1顯卡254
4.7.2聲卡256
4.7.3網(wǎng)卡259
4.8I/O管理261
4.8.1設(shè)備驅(qū)動(dòng)程序261
4.8.2ROM BIOS262
習(xí)題265
第5章控制器邏輯268
5.1處理器的外特性——指令系統(tǒng)268
5.1.1指令系統(tǒng)與匯編語(yǔ)言概述268
5.1.2尋址方式271
5.1.3Intel 8086指令簡(jiǎn)介276
5.1.4CISC與RISC283
5.1.5指令系統(tǒng)的設(shè)計(jì)內(nèi)容287
5.2組合邏輯控制器287
5.2.1指令的微操作分析288
5.2.2指令的時(shí)序控制與時(shí)序部件290
5.2.3組合邏輯控制器設(shè)計(jì)舉例292
5.3微程序控制器295
5.3.1概述295
5.3.2微程序操作控制部件的組成295
5.3.3微程序操作控制部件設(shè)計(jì)舉例296
習(xí)題299
第6章處理器架構(gòu)302
6.1流水線技術(shù)302
6.1.1指令流水線302
6.1.2運(yùn)算流水線304
6.1.3流水線中的相關(guān)沖突305
6.1.4流水線中的多發(fā)射技術(shù)307
6.1.5Pentium CPU309
6.1.6流水線向量處理機(jī)312
6.2多處理器系統(tǒng)316
6.2.1多計(jì)算機(jī)系統(tǒng)與多處理器系統(tǒng)316
6.2.2SMP架構(gòu)317
6.2.3多處理器操作系統(tǒng)319
6.3多線程處理器320
6.3.1多線程處理器架構(gòu)的提出320
6.3.2同時(shí)多線程技術(shù)322
6.3.3超線程處理器324
6.4多核處理器327
6.4.1多核處理器及其特點(diǎn)327
6.4.2多核+ 多線程——CMT技術(shù)329
6.5關(guān)于處理器并行性開(kāi)發(fā)的討論329
6.5.1并行性及其級(jí)別329
6.5.2基于并行性的處理器體系Flynn分類(lèi)331
6.5.3處理器并行性開(kāi)發(fā)的思路與途徑333
習(xí)題334
第7章未來(lái)計(jì)算機(jī)展望337
7.1非馮·諾依曼體系計(jì)算機(jī)的探索337
7.1.1數(shù)據(jù)流計(jì)算機(jī)337
7.1.2歸約機(jī)339
7.1.3智能計(jì)算機(jī)341
7.1.4神經(jīng)網(wǎng)絡(luò)計(jì)算機(jī)343
7.2未來(lái)計(jì)算機(jī)元器件展望349
7.2.1摩爾定律及其影響349
7.2.2突破傳統(tǒng)微電子工藝的努力351
7.2.3納米電子器件353
7.2.4量子計(jì)算機(jī)356
7.2.5光學(xué)計(jì)算機(jī)358
7.2.6超導(dǎo)技術(shù)359
7.2.7生物計(jì)算機(jī)360
習(xí)題363
附錄A國(guó)內(nèi)外常用二進(jìn)制邏輯元件圖形符號(hào)對(duì)照?qǐng)D364
參考文獻(xiàn)366