數(shù)字濾波器的MATLAB與FPGA實現(xiàn)（Xilinx/VHDL版）

第1章 數(shù)字濾波器及FPGA概述\t（1）
1．1 濾波器概述\t（2）
1．1．1 濾波器簡介\t（2）
1．1．2 數(shù)字濾波器的分類\t（3）
1．1．3 濾波器的特征參數(shù)\t（5）
1．2 FPGA基本知識\t（5）
1．2．1 FPGA的基本概念及發(fā)展歷程\t（5）
1．2．2 FPGA的結(jié)構(gòu)和工作原理\t（7）
1．2．3 IP核的概念\t（13）
1．3 FPGA在數(shù)字信號處理中的應(yīng)用\t（13）
1．4 Xilinx器件簡介\t（14）
1．4．1 Spartan系列器件\t（17）
1．4．2 Virtex系列器件\t（20）
1．4．3 PROM 芯片介紹\t（26）
1．5 FPGA信號處理板CXD301\t（27）
1．6 小結(jié)\t（29）
第2章 設(shè)計語言及環(huán)境介紹\t（31）
2．1 HDL語言簡介\t（32）
2．1．1 HDL語言的特點及優(yōu)勢\t（32）
2．1．2 選擇VHDL還是Verilog HDL\t（33）
2．2 VHDL語言基礎(chǔ)\t（34）
2．2．1 程序結(jié)構(gòu)\t（35）
2．2．2 數(shù)據(jù)類型\t（37）
2．2．3 數(shù)據(jù)對象\t（40）
2．2．4 運算符\t（40）
2．2．5 VHDL語句\t（46）
2．3 FPGA開發(fā)工具及設(shè)計流程\t（51）
2．3．1 ISE開發(fā)套件\t（51）
2．3．2 ModelSim仿真軟件\t（55）
2．3．3 Synplicity綜合軟件\t（57）
2．3．4 FPGA設(shè)計流程\t（58）
2．4 MATLAB軟件\t（60）
2．4．1 MATLAB軟件簡介\t（60）
2．4．2 常用的信號處理函數(shù)\t（63）
2．5 MATLAB與ISE的數(shù)據(jù)交換\t（69）
2．6 小結(jié)\t（70）
第3章 FPGA實現(xiàn)數(shù)字信號處理基礎(chǔ)\t（71）
3．1 FPGA中數(shù)的表示\t（72）
3．1．1 萊布尼茲與二進制\t（72）
3．1．2 定點數(shù)表示\t（73）
3．1．3 浮點數(shù)表示\t（74）
3．2 FPGA中數(shù)的運算\t（77）
3．2．1 加/減法運算\t（77）
3．2．2 乘法運算\t（80）
3．2．3 除法運算\t（83）
3．2．4 有效數(shù)據(jù)位的計算\t（83）
3．3 有限字長效應(yīng)\t（86）
3．3．1 字長效應(yīng)的產(chǎn)生因素\t（86）
3．3．2 A/D變換的字長效應(yīng)\t（87）
3．3．3 系統(tǒng)運算中的字長效應(yīng)\t（88）
3．4 FPGA中的常用處理模塊\t（90）
3．4．1 乘法器模塊\t（90）
3．4．2 除法器模塊\t（95）
3．4．3 浮點運算模塊\t（98）
3．4．4 濾波器模塊\t（100）
3．4．5 數(shù)字頻率器模塊\t（102）
3．5 小結(jié)\t（104）
第4章 FIR濾波器的FPGA設(shè)計與實現(xiàn)\t（105）
4．1 FIR濾波器的理論基礎(chǔ)\t（106）
4．1．1 線性時不變系統(tǒng)\t（106）
4．1．2 FIR濾波器的原理\t（108）
4．1．3 FIR濾波器的特性\t（109）
4．1．4 FIR濾波器的結(jié)構(gòu)形式\t（113）
4．2 FIR濾波器的設(shè)計方法\t（117）
4．2．1 窗函數(shù)法\t（117）
4．2．2 頻率取樣法\t（119）
4．2．3 最優(yōu)設(shè)計方法\t（120）
4．3 FIR濾波器的MATLAB設(shè)計\t（121）
4．3．1 采用fir1函數(shù)設(shè)計\t（121）
4．3．2 采用kaiserord函數(shù)設(shè)計\t（126）
4．3．3 采用fir2函數(shù)設(shè)計\t（127）
4．3．4 采用firpm函數(shù)設(shè)計\t（128）
4．3．5 采用FDATOOL工具設(shè)計\t（130）
4．4 FIR濾波器的FPGA實現(xiàn)\t（132）
4．4．1 量化濾波器系數(shù)\t（132）
4．4．2 串行結(jié)構(gòu)的FPGA實現(xiàn)\t（134）
4．4．3 并行結(jié)構(gòu)的FPGA實現(xiàn)\t（141）
4．4．4 分布式結(jié)構(gòu)的FPGA實現(xiàn)\t（144）
4．4．5 不同結(jié)構(gòu)的性能對比分析\t（149）
4．4．6 采用FIR核實現(xiàn)\t（150）
4．5 FIR濾波器的板載測試\t（155）
4．5．1 硬件接口電路\t（155）
4．5．2 板載測試程序\t（155）
4．5．3 板載測試驗證\t（161）
4．5 小結(jié)\t（163）
第5章 IIR濾波器的MATLAB與FPGA實現(xiàn)\t（165）
5．1 IIR濾波器的理論基礎(chǔ)\t（166）
5．1．1 IIR濾波器的原理及特性\t（166）
5．1．2 IIR濾波器的結(jié)構(gòu)形式\t（166）
5．1．3 IIR與FIR濾波器的比較\t（169）
5．2 IIR濾波器的設(shè)計方法\t（170）
5．2．1 幾種典型的模擬濾波器\t（170）
5．2．2 原型轉(zhuǎn)換設(shè)計法\t（172）
5．2．3 直接設(shè)計法\t（173）
5．3 IIR濾波器的MATLAB設(shè)計\t（174）
5．3．1 采用butter函數(shù)設(shè)計\t（174）
5．3．2 采用cheby1函數(shù)設(shè)計\t（175）
5．3．3 采用cheby2函數(shù)設(shè)計\t（175）
5．3．4 采用ellip函數(shù)設(shè)計\t（176）
5．3．5 采用yulewalk函數(shù)設(shè)計\t（176）
5．3．6 幾種設(shè)計函數(shù)的比較\t（177）
5．3．7 采用FDATOOL工具設(shè)計\t（179）
5．4 IIR濾波器的FPGA實現(xiàn)\t（180）
5．4．1 量化直接型結(jié)構(gòu)的系數(shù)及運算字長\t（180）
5．4．2 直接型結(jié)構(gòu)的FPGA實現(xiàn)\t（184）
5．4．3 直接型結(jié)構(gòu)FPGA實現(xiàn)后的測試仿真\t（190）
5．4．4 量化級聯(lián)型結(jié)構(gòu)的系數(shù)\t（194）
5．4．5 級聯(lián)型結(jié)構(gòu)的FPGA實現(xiàn)\t（195）
5．4．6 級聯(lián)型結(jié)構(gòu)FPGA實現(xiàn)后的測試仿真\t（200）
5．5 IIR濾波器的板載測試\t（201）
5．5．1 硬件接口電路\t（201）
5．5．2 板載測試程序\t（202）
5．5．3 板載測試驗證\t（205）
5．6 小結(jié)\t（206）
第6章 多速率濾波器的FPGA實現(xiàn)\t（207）
6．1 多速率信號處理基礎(chǔ)知識\t（208）
6．1．1 多速率信號處理的概念及作用\t（208）
6．1．2 多速率信號處理的一般步驟\t（209）
6．1．3 軟件無線電中的多速率處理\t（209）
6．2 抽取與內(nèi)插處理\t（211）
6．2．1 整數(shù)倍抽取\t（211）
6．2．2 整數(shù)倍內(nèi)插\t（213）
6．2．3 比值為有理數(shù)的抽樣率轉(zhuǎn)換\t（215）
6．3 CIC濾波器\t（215）
6．3．1 CIC濾波器的原理\t（215）
6．3．2 CIC濾波器的應(yīng)用條件\t（218）
6．3．3 單級CIC濾波器的FPGA實現(xiàn)\t（219）
6．3．4 多級CIC濾波器的FPGA實現(xiàn)\t（221）
6．3．5 CIC濾波器IP核的使用\t（229）
6．3．6 CIC濾波器的板載測試\t（231）
6．4 FIR半帶濾波器\t（236）
6．4．1 半帶濾波器的原理\t（236）
6．4．2 半帶濾波器的MATLAB設(shè)計\t（237）
6．4．3 多級半帶濾波器的設(shè)計\t（239）
6．4．4 多級半帶濾波器的FPGA實現(xiàn)\t（241）
6．5 多相分解技術(shù)\t（247）
6．5．1 多相分解技術(shù)的一般概念\t（247）
6．5．2 整數(shù)倍抽取器的多相結(jié)構(gòu)\t（248）
6．6 小結(jié)\t（251）
第7章 自適應(yīng)濾波器的FPGA實現(xiàn)\t（253）
7．1 自適應(yīng)濾波器簡介\t（254）
7．1．1 自適應(yīng)濾波器的概念\t（254）
7．1．2 自適應(yīng)濾波器的應(yīng)用\t（255）
7．1．3 自適應(yīng)算法的一般原理\t（257）
7．2 LMS算法\t（259）
7．2．1 LMS算法的原理\t（259）
7．2．2 LMS算法的實現(xiàn)結(jié)構(gòu)\t（259）
7．2．3 LMS算法的字長效應(yīng)\t（261）
7．2．4 符號LMS算法原理\t（262）
7．2．5 LMS算法的MATLAB仿真\t（263）
7．3 自適應(yīng)線性濾波器的FPGA實現(xiàn)\t（267）
7．3．1 自適應(yīng)線性濾波器原理\t（267）
7．3．2 利用線性濾波器實現(xiàn)通道失配校正\t（267）
7．3．3 校正算法的 MATLAB仿真\t（269）
7．3．4 校正算法的VHDL實現(xiàn)\t（270）
7．3．5 FPGA實現(xiàn)后的仿真測試\t（274）
7．4 自適應(yīng)均衡器的FPGA實現(xiàn)\t（276）
7．4．1 自適應(yīng)均衡器原理\t（276）
7．4．2 自適應(yīng)均衡器的MATLAB仿真\t（277）
7．4．3 自適應(yīng)均衡器的VHDL實現(xiàn)\t（279）
7．4．4 FPGA實現(xiàn)后的仿真測試\t（284）
7．5 智能天線陣的FPGA實現(xiàn)\t（285）
7．5．1 智能天線陣的概念及原理\t（285）
7．5．2 自適應(yīng)天線陣的MATLAB仿真\t（288）
7．5．3 自適應(yīng)天線陣的VHDL實現(xiàn)\t（290）
7．5．4 FPGA實現(xiàn)后的仿真測試\t（293）
7．6 自適應(yīng)陷波器的FPGA實現(xiàn)\t（293）
7．6．1 自適應(yīng)陷波器原理\t（293）
7．6．2 自適應(yīng)陷波器的MATLAB仿真\t（295）
7．6．3 自適應(yīng)陷波器的VHDL實現(xiàn)\t（298）
7．6．4 FPGA實現(xiàn)后的仿真測試\t（301）
7．7 自適應(yīng)陷波器的板載測試\t（302）
7．7．1 硬件接口電路\t（302）
7．7．2 板載測試程序\t（302）
7．7．3 板載測試驗證\t（309）
7．8 小結(jié)\t（311）
第8章 變換域濾波器的FPGA實現(xiàn)\t（313）
8．1 變換域濾波器簡介\t（314）
8．2 快速傅里葉變換\t（314）
8．2．1 離散傅里葉變換\t（314）
8．2．2 DFT存在的問題\t（316）
8．2．3 FFT算法的基本思想\t（317）
8．2．4 FFT算法的MATLAB仿真\t（318）
8．3 FFT核的使用\t（320）
8．3．1 FFT核簡介\t（320）
8．3．2 FFT核的接口及時序\t（321）
8．4 頻域濾波器的原理及MATLAB仿真\t（323）
8．4．1 抗窄帶干擾濾波器的原理\t（323）
8．4．2 檢測門限的選取\t（324）
8．4．3 頻域濾波器的MATLAB仿真\t（325）
8．5 頻域濾波器的FPGA實現(xiàn)\t（327）
8．5．1 FPGA實現(xiàn)的總體結(jié)構(gòu)設(shè)計\t（327）
8．5．2 速率變換模塊的設(shè)計與實現(xiàn)\t（329）
8．5．3 FFT及濾波設(shè)計與實現(xiàn)\t（334）
8．5．4 IFFT及數(shù)據(jù)輸出設(shè)計與實現(xiàn)\t（339）
8．5．5 頂層文件設(shè)計及實現(xiàn)\t（343）
8．5．6 FPGA實現(xiàn)后的仿真測試\t（345）
8．6 頻域濾波器的板載測試\t（346）
8．6．1 硬件接口電路\t（346）
8．6．2 板載測試程序\t（347）
8．6．3 板載測試驗證\t（352）
8．6 小結(jié)\t（354）
第9章 解調(diào)系統(tǒng)濾波器的FPGA實現(xiàn)\t（355）
9．1 數(shù)字接收機的一般原理\t（356）
9．1．1 通用數(shù)字接收機處理平臺\t（356）
9．1．2 基本調(diào)制解調(diào)技術(shù)\t（357）
9．1．3 改進的數(shù)字調(diào)制解調(diào)技術(shù)\t（359）
9．2 DPSK調(diào)制解調(diào)原理\t（360）
9．2．1 DPSK調(diào)制原理及信號特征\t（360）
9．2．2 DPSK信號的MATLAB仿真\t（361）
9．2．3 DPSK解調(diào)原理\t（364）
9．3 DPSK解調(diào)參數(shù)設(shè)計\t（366）
9．3．1 數(shù)字下變頻器設(shè)計\t（367）
9．3．2 低通濾波器設(shè)計\t（368）
9．3．3 數(shù)字鑒相器設(shè)計\t（369）
9．3．4 環(huán)路濾波器設(shè)計\t（370）
9．3．5 載波同步環(huán)設(shè)計的一般步驟\t（372）
9．4 Costas環(huán)的FPGA實現(xiàn)\t（373）
9．4．1 頂層模塊的VHDL實現(xiàn)\t（373）
9．4．2 鑒相器及環(huán)路濾波器的VHDL實現(xiàn)\t（376）
9．4．3 Costas環(huán)實現(xiàn)后的仿真測試\t（378）
9．5 Costas環(huán)的板載實驗\t（379）
9．5．1 硬件接口電路\t（379）
9．5．2 板載測試程序\t（380）
9．5．3 板載測試驗證\t（384）
9．6 小結(jié)\t（385）
參考文獻\t（387）