集成電路版圖設(shè)計（第2版）

目 錄

第1章 半導(dǎo)體器件理論基礎(chǔ) 1
1.1 半導(dǎo)體的電學(xué)特性 2
1.1.1 晶格結(jié)構(gòu)與能帶 2
1.1.2 電子與空穴 4
1.1.3 半導(dǎo)體中的雜質(zhì) 6
1.1.4 半導(dǎo)體的導(dǎo)電性 9
1.2 PN結(jié)的結(jié)構(gòu)與特性 10
1.2.1 PN結(jié)的結(jié)構(gòu) 10
1.2.2 PN結(jié)的電壓電流特性 11
1.2.3 PN結(jié)的電容 14
1.3 MOS場效應(yīng)晶體管 14
1.3.1 MOS場效應(yīng)晶體管的結(jié)構(gòu)與
工作原理 15
1.3.2 MOS管的電流電壓特性 19
1.3.3 MOS管的電容 20
1.4 雙極型晶體管 22
1.4.1 雙極型晶體管的結(jié)構(gòu)與
工作原理 23
1.4.2 雙極型晶體管的電流傳輸 24
1.4.3 雙極型晶體管的基本
性能參數(shù) 26
本章小結(jié) 27
第2章 集成電路制造工藝 28
2.1 硅片制備 29
2.1.1 單晶硅制備 30
2.1.2 硅片的分類 32
2.2 外延工藝 32
2.2.1 概述 32
2.2.2 外延工藝的分類與用途 33
2.3 氧化工藝 34
2.3.1 二氧化硅薄膜概述 35
2.3.2 硅的熱氧化 37
2.4 摻雜工藝 39
2.4.1 擴散 39
2.4.2 離子注入 41
2.5 薄膜制備工藝 45
2.5.1 化學(xué)氣相淀積 45
2.5.2 物理氣相淀積 46
2.6 光刻技術(shù) 47
2.6.1 光刻工藝流程 47
2.6.2 光刻膠 50
2.7 刻蝕工藝 50
2.8 CMOS集成電路基本工藝流程 51
本章小結(jié) 53
第3章 操作系統(tǒng)與Cadence軟件 55
3.1 UNIX操作系統(tǒng) 56
3.1.1 UNIX操作系統(tǒng)簡介 56
3.1.2 UNIX常用操作 56
3.1.3 UNIX文件系統(tǒng) 57
3.1.4 UNIX文件系統(tǒng)常用工具 58
3.2 Linux操作系統(tǒng) 60
3.3 虛擬機 73
3.4 Cadence軟件 81
3.4.1 Cadence軟件概述 81
3.4.2 電路圖的建立 82
3.4.3 版圖設(shè)計規(guī)則 92
3.4.4 版圖編輯大師 94
3.4.5 版圖的建立與編輯 105
3.4.6 版圖驗證 114
3.4.7 Dracula DRC 116
3.4.8 Dracula LVS 122
本章小結(jié) 128
第4章 電阻 130
4.1 概述 131
4.2 電阻率和方塊電阻 131
4.3 電阻的分類與版圖 132
4.3.1 多晶硅電阻 133
4.3.2 阱電阻 136
4.3.3 有源區(qū)電阻 136
4.3.4 金屬電阻 137
4.4 電阻設(shè)計依據(jù) 138
4.4.1 電阻變化 138
4.4.2 實際電阻分析 139
4.4.3 電阻設(shè)計依據(jù) 140
4.5 電阻匹配規(guī)則 141
本章小結(jié) 144
第5章 電容和電感 145
5.1 電容 146
5.1.1 概述 146
5.1.2 電容的分類 148
5.1.3 電容的寄生效應(yīng) 152
5.1.4 電容匹配規(guī)則 153
5.2 電感 155
5.2.1 概述 156
5.2.2 電感的分類 157
5.2.3 電感的寄生效應(yīng) 158
5.2.4 電感設(shè)計準則 158
本章小結(jié) 159
第6章 二極管與外圍器件 161
6.1 二極管 162
6.1.1 二極管的分類 162
6.1.2 ESD保護 165
6.1.3 二極管匹配規(guī)則 168
6.2 外圍器件 169
6.2.1 壓焊塊(PAD) 170
6.2.2 連線 173
本章小結(jié) 176
第7章 雙極型晶體管 178
7.1 概述 179
7.2 發(fā)射極電流集邊效應(yīng) 179
7.3 雙極型晶體管的分類與版圖 180
7.3.1 標準雙極型工藝NPN管 180
7.3.2 標準雙極型工藝襯底
PNP管 183
7.3.3 標準雙極型工藝橫向
PNP管 184
7.3.4 BiCMOS工藝晶體管 185
7.4 雙極型晶體管版圖匹配規(guī)則 187
7.4.1 雙極型晶體管版圖基本
設(shè)計規(guī)則 187
7.4.2 縱向晶體管設(shè)計規(guī)則 187
7.4.3 橫向晶體管設(shè)計規(guī)則 189
本章小結(jié) 189
第8章 MOS場效應(yīng)晶體管 191
8.1 概述 192
8.2 MOS管的版圖 193
8.3 MOS晶體管版圖設(shè)計技巧 199
8.3.1 源漏共用 199
8.3.2 特殊尺寸MOS管 204
8.3.3 襯底連接與阱連接 208
8.3.4 天線效應(yīng) 210
8.4 棍棒圖 211
8.5 MOS管的匹配規(guī)則 213
本章小結(jié) 218
第9章 集成電路版圖設(shè)計實例 220
9.1 常用版圖設(shè)計技巧 221
9.2 數(shù)字版圖設(shè)計實例 222
9.2.1 反相器 223
9.2.2 與非門和或非門 225
9.2.3 傳輸門 227
9.2.4 三態(tài)反相器 228
9.2.5 多路選擇器 228
9.2.6 D觸發(fā)器 229
9.2.7 二分頻器 230
9.2.8 一位全加器 231
9.3 版圖設(shè)計前注意事項 232
9.4 版圖設(shè)計中注意事項 234
9.5 靜電保護電路版圖設(shè)計實例 234
9.5.1 輸入輸出PAD靜電保護 234
9.5.2 限流電阻的畫法 237
9.5.3 電源靜電保護 237
9.5.4 二級保護 238
9.6 運算放大器版圖設(shè)計實例 240
9.6.1 運放組件布局 240
9.6.2 輸入差分對版圖設(shè)計 241
9.6.3 偏置電流源版圖設(shè)計 244
9.6.4 有源負載管版圖設(shè)計 245

9.6.5 運算放大器總體版圖 246
9.7 帶隙基準源版圖設(shè)計實例 247
9.7.1 寄生PNP雙極型晶體管
版圖設(shè)計 247
9.7.2 對稱電阻版圖設(shè)計 249
9.7.3 帶隙基準源總體版圖 251
9.8 芯片總體設(shè)計 252
9.8.1 噪聲考慮 252
9.8.2 布局 253
本章小結(jié) 254
參考文獻 255