數(shù)字設(shè)計(jì)和計(jì)算機(jī)體系結(jié)構(gòu)（原書第2版·ARM版）

出版者的話
贊譽(yù)
譯者序
前言
第1章　二進(jìn)制1
1.1　課程計(jì)劃1
1.2　管理復(fù)雜性的藝術(shù)1
1.2.1　抽象1
1.2.2　約束2
1.2.3　三條原則3
1.3　數(shù)字抽象3
1.4　數(shù)字系統(tǒng)4
1.4.1　十進(jìn)制數(shù)4
1.4.2　二進(jìn)制數(shù)5
1.4.3　十六進(jìn)制數(shù)6
1.4.4　字節(jié)、半字節(jié)和字7
1.4.5　二進(jìn)制加法8
1.4.6　有符號(hào)的二進(jìn)制數(shù)8
1.5　邏輯門10
1.5.1　非門11
1.5.2　緩沖11
1.5.3　與門11
1.5.4　或門11
1.5.5　其他二輸入邏輯門12
1.5.6　多輸入門12
1.6　數(shù)字抽象之下13
1.6.1　電源電壓13
1.6.2　邏輯電平13
1.6.3　噪聲容限14
1.6.4　直流電壓傳輸特性14
1.6.5　靜態(tài)約束15
*1.7　CMOS晶體管16
1.7.1　半導(dǎo)體16
1.7.2　二極管17
1.7.3　電容17
1.7.4　nMOS和pMOS晶體管17
1.7.5　CMOS非門19
1.7.6　其他CMOS邏輯門19
1.7.7　傳輸門21
1.7.8　類nMOS邏輯21
*1.8　功耗22
1.9　總結(jié)和展望22
習(xí)題23
面試問題29
第2章　組合邏輯設(shè)計(jì)30
2.1　引言30
2.2　布爾表達(dá)式32
2.2.1　術(shù)語32
2.2.2　與或式32
2.2.3　或與式33
2.3　布爾代數(shù)34
2.3.1　公理34
2.3.2　單變量定理35
2.3.3　多變量定理36
2.3.4　定理的統(tǒng)一證明方法37
2.3.5　等式化簡37
2.4　從邏輯到門38
2.5　多級(jí)組合邏輯40
2.5.1　減少硬件40
2.5.2　推氣泡41
2.6　X和Z43
2.6.1　非法值X43
2.6.2　浮空Z43
2.7　卡諾圖44
2.7.1　畫圈的原理45
2.7.2　卡諾圖化簡邏輯45
2.7.3　無關(guān)項(xiàng)48
2.7.4　小結(jié)49
2.8　組合邏輯模塊49
2.8.1　多路選擇器49
2.8.2　譯碼器52
2.9　時(shí)序52
2.9.1　傳輸延遲和最小延遲53
2.9.2　毛刺55
2.10　總結(jié)57
習(xí)題57
面試問題62
第3章　時(shí)序邏輯設(shè)計(jì)63
3.1　引言63
3.2　鎖存器和觸發(fā)器63
3.2.1　SR鎖存器64
3.2.2　D鎖存器65
3.2.3　D觸發(fā)器66
3.2.4　寄存器67
3.2.5　帶使能端的觸發(fā)器67
3.2.6　帶復(fù)位功能的觸發(fā)器67
*3.2.7　晶體管級(jí)的鎖存器和觸發(fā)器的設(shè)計(jì)68
3.2.8　小結(jié)68
3.3　同步邏輯設(shè)計(jì)69
3.3.1　一些有問題的電路70
3.3.2　同步時(shí)序電路71
3.3.3　同步和異步電路72
3.4　有限狀態(tài)機(jī)72
3.4.1　有限狀態(tài)機(jī)設(shè)計(jì)實(shí)例73
3.4.2　狀態(tài)編碼77
3.4.3　Moore型狀態(tài)機(jī)和Mealy型狀態(tài)機(jī)79
3.4.4　狀態(tài)機(jī)的分解82
3.4.5　由電路圖導(dǎo)出狀態(tài)機(jī)83
3.4.6　小結(jié)86
3.5　時(shí)序邏輯電路的時(shí)序86
3.5.1　動(dòng)態(tài)約束87
3.5.2　系統(tǒng)時(shí)序87
*3.5.3　時(shí)鐘偏移91
3.5.4　亞穩(wěn)態(tài)92
3.5.5　同步器93
*3.5.6　分辨時(shí)間的推導(dǎo)95
3.6　并行97
3.7　總結(jié)99
習(xí)題100
面試問題105
第4章　硬件描述語言107
4.1　引言107
4.1.1　模塊107
4.1.2　硬件描述語言的起源108
4.1.3　模擬和綜合109
4.2　組合邏輯110
4.2.1　位運(yùn)算符110
4.2.2　注釋和空格112
4.2.3　縮減運(yùn)算符112
4.2.4　條件賦值112
4.2.5　內(nèi)部變量114
4.2.6　優(yōu)先級(jí)115
4.2.7　數(shù)字116
4.2.8　Z和X117
4.2.9　位混合118
4.2.10　延遲118
4.3　結(jié)構(gòu)建模119
4.4　時(shí)序邏輯122
4.4.1　寄存器122
4.4.2　帶復(fù)位功能的寄存器123
4.4.3　帶使能端的寄存器124
4.4.4　多寄存器124
4.4.5　鎖存器125
4.5　更多組合邏輯126
4.5.1　case語句127
4.5.2　if語句129
4.5.3　帶有無關(guān)項(xiàng)的真值表130
4.5.4　阻塞式和非阻塞式賦值131
4.6　有限狀態(tài)機(jī)134
*4.7　數(shù)據(jù)類型137
4.7.1　SystemVerilog137
4.7.2　VHDL138
*4.8　參數(shù)化模塊140
4.9　測(cè)試程序142
4.10　總結(jié)145
習(xí)題145
面試問題152
第5章　常見數(shù)字模塊153
5.1　引言153
5.2　算術(shù)電路153
5.2.1　加法153
5.2.2　減法158
5.2.3　比較器159
5.2.4　算術(shù)邏輯單元160
5.2.5　移位器和循環(huán)移位器162
*5.2.6　乘法162
*5.2.7　除法164
5.2.8　拓展閱讀164
5.3　數(shù)制系統(tǒng)165
5.3.1　定點(diǎn)數(shù)系統(tǒng)165
*5.3.2　浮點(diǎn)數(shù)系統(tǒng)166
5.4　時(shí)序電路模塊169
5.4.1　計(jì)數(shù)器169
5.4.2　移位寄存器169
5.5　存儲(chǔ)器陣列171
5.5.1　概述171
5.5.2　動(dòng)態(tài)隨機(jī)訪問存儲(chǔ)器173
5.5.3　靜態(tài)隨機(jī)訪問存儲(chǔ)器174
5.5.4　面積和延遲174
5.5.5　寄存器文件174
5.5.6　只讀存儲(chǔ)器175
5.5.7　使用存儲(chǔ)器陣列的邏輯176
5.5.8　存儲(chǔ)器HDL176
5.6　邏輯陣列178
5.6.1　可編程邏輯陣列178
5.6.2　現(xiàn)場(chǎng)可編程邏輯門陣列179
*5.6.3　陣列實(shí)現(xiàn)182
5.7　總結(jié)183
習(xí)題184
面試問題190
第6章　體系結(jié)構(gòu)191
6.1　引言191
6.2　匯編語言192
6.2.1　指令192
6.2.2　操作數(shù)：寄存器、存儲(chǔ)器和常數(shù)193
6.3　編程196
6.3.1　數(shù)據(jù)處理指令196
6.3.2　條件標(biāo)志198
6.3.3　分支200
6.3.4　條件語句201
6.3.5　循環(huán)202
6.3.6　存儲(chǔ)器204
6.3.7　函數(shù)調(diào)用207
6.4　機(jī)器語言215
6.4.1　數(shù)據(jù)處理指令215
6.4.2　存儲(chǔ)器指令218
6.4.3　分支指令219
6.4.4　尋址模式220
6.4.5　解釋機(jī)器語言代碼220
6.4.6　程序存儲(chǔ)221
*6.5　編譯、匯編與加載222
6.5.1　內(nèi)存映射222
6.5.2　編譯223
6.5.3　匯編224
6.5.4　鏈接225
6.5.5　加載226
*6.6　其他主題227
6.6.1　加載文字227
6.6.2　NOP227
6.6.3　異常228
6.7　ARM體