嵌入式存儲器架構、電路與應用

目錄
序
前言
第1章 緒論 1
1.1 什么是嵌入式存儲器 1
1.2 存儲器的組織架構 3
1.3 本書內容的章節(jié)安排 4
1.4 小結 5
參考文獻 5
第2章 靜態(tài)隨機存儲器 7
2.1 SRAM介紹 7
2.1.1 嵌入式SRAM 7
2.1.2 低電壓SRAM 8
2.2 SRAM組織架構 10
2.3 6T存儲單元 11
2.3.1 電路結構 11
2.3.2 Thin-cell版圖 12
2.3.3 讀操作 12
2.3.4 寫操作 14
2.4 外圍電路 15
2.4.1 譯碼器 15
2.4.2 靈敏放大器 17
2.5 傳統(tǒng)SRAM遇到的挑戰(zhàn) 21
2.5.1 穩(wěn)定性挑戰(zhàn) 21
2.5.2 SRAM的最小工作電壓 22
2.5.3 讀破壞 23
2.5.4 半選擇破壞 24
2.5.5 讀電流波動 25
2.5.6 NBTI和PBTI效應 26
2.6 低電壓SRAM遇到的挑戰(zhàn) 26
2.6.1 概述 26
2.6.2 最小功耗和最佳能耗操作 27
2.6.3 讀電流衰減 29
2.6.4 開關電流比 30
2.6.5 位線漏電流 31
2.7 新型低電壓存儲單元 32
2.7.1 5T存儲單元 33
2.7.2 單端6T存儲單元 34
2.7.3 單端7T存儲單元 34
2.7.4 8T存儲單元 36
2.7.5 9T存儲單元 40
2.7.6 10T存儲單元 41
2.7.7 12T存儲單元 42
2.8 外圍輔助電路技術 43
2.8.1 存儲陣列電源技術 43
2.8.2 地電平抬升技術 44
2.8.3 雙軌電源技術 46
2.8.4 動態(tài)字線電壓技術 47
2.8.5 負位線電壓技術 48
2.8.6 腳踏管技術 49
2.8.7 單端靈敏放大電路 51
2.8.8 基準差分靈敏放大器 53
2.9 SRAM技術的其他應用 55
2.9.1 視頻圖像處理SRAM 55
2.9.2 寄存器文件 57
2.9.3 PUF技術 58
2.9.4 抗輻射加固SRAM 59
2.10 小結 61
參考文獻 61
第3章 嵌入式動態(tài)隨機存儲器 69
3.1 1T1C eDRAM 69
3.1.1 單元結構 69
3.1.2 基本模塊及相應操作 70
3.1.3 1T1C存儲單元設計中的挑戰(zhàn) 73
3.1.4 IBM在處理器中有關eDRAM的設計 79
3.2 Gain Cell eDRAM 81
3.2.1 2T GC eDRAM 82
3.2.2 3T GC eDRAM 83
3.2.3 4T GC eDRAM 84
3.2.4 基于OSFETs的GC eDRAM 85
3.3 HMC 86
3.4 小結 91
參考文獻 91
第4章 嵌入式閃存 95
4.1 Flash的發(fā)展背景 95
4.2 eFlash的單元結構 97
4.2.1 浮柵結構的eFlash單元 97
4.2.2 電荷捕獲型的eFlash單元 103
4.3 嵌入式Flash的電路設計 106
4.3.1 eFlash單元電路設計 107
4.3.2 eFlash外圍電路 109
4.3.3 字線驅動溫度自適應技術 110
4.3.4 靈敏放大電路設計技術 111
4.3.5 階梯脈沖擦除技術 116
4.4 小結 118
參考文獻 118
第5章 新型嵌入式存儲器 121
5.1 新型存儲器原理介紹 121
5.1.1 ReRAM 121
5.1.2 PRAM 123
5.1.3 MRAM 124
5.1.4 FeRAM 126
5.2 選通器件及陣列設計 127
5.2.1 場效應晶體管（NMOS或PMOS）選通器件 127
5.2.2 雙極型晶體管選通器件 129
5.2.3 二極管或非線性選通器件 131
5.3 新型嵌入式存儲器的電路技術 134
5.3.1 提高讀寫速度及帶寬的電路技術 135
5.3.2 提高讀良率的電路技術 143
5.3.3 提高寫良率及可靠性的電路技術 154
5.4 新型存儲器的應用實例 161
5.4.1 ReRAM應用實例 161
5.4.2 PRAM應用實例 162
5.4.3 MRAM應用實例 163
5.4.4 FeRAM應用實例 164
5.5 新型嵌入式存儲器在計算方面的應用 164
5.5.1 存儲計算 164
5.5.2 機器學習加速 167
5.6 小結 169
參考文獻 169