微電子與集成電路設(shè)計導(dǎo)論

目 錄
第1章 概論 1
1．1 微電子學(xué)的概念 1
1．2 微電子學(xué)的戰(zhàn)略地位 3
1．3 微電子學(xué)的發(fā)展歷史 7
1．3．1 晶體管的發(fā)展歷史 7
1．3．2 集成電路的發(fā)展歷史 9
1．4 集成電路的分類 12
1．5 微電子產(chǎn)業(yè)的發(fā)展現(xiàn)狀 15
1．6 微電子技術(shù)的發(fā)展 20
1．7 本章小結(jié) 26
思考題 27
第2章 半導(dǎo)體物理基礎(chǔ) 28
2．1 半導(dǎo)體材料及其基本性質(zhì) 28
2．2 硅的晶格結(jié)構(gòu) 29
2．3 硅晶體中的缺陷 32
2．4 半導(dǎo)體中的能帶理論 34
2．5 半導(dǎo)體的摻雜 36
2．6 費米分布函數(shù) 39
2．7 載流子的輸運 40
2．7．1 半導(dǎo)體中的載流子 40
2．7．2 半導(dǎo)體中的載流子濃度 40
2．7．3 載流子的輸運機制 42
2．8 連續(xù)性方程 44
2．9 本章小結(jié) 45
2．10 擴展閱讀內(nèi)容 45
2．10．1 載流子的漂移運動與遷移率
的推導(dǎo) 45
2．10．2 載流子擴散運動的推導(dǎo) 46
思考題 47
第3章 半導(dǎo)體器件物理基礎(chǔ) 48
3．1 PN結(jié) 48
3．1．1 平衡PN結(jié) 49
3．1．2 PN結(jié)能帶 50
3．1．3 正向偏置的PN結(jié) 51
3．1．4 反向偏置的PN結(jié) 52
3．1．5 PN結(jié)的伏安特性 53
3．1．6 PN結(jié)電容 54
3．1．7 PN結(jié)擊穿 55
3．1．8 PN結(jié)的應(yīng)用 58
3．2 雙極型晶體管 60
3．2．1 晶體管的結(jié)構(gòu)及類型 61
3．2．2 晶體管的電流放大原理 62
3．2．3 晶體管中載流子濃度分布 63
3．2．4 晶體管的伏安特性曲線 65
3．2．5 晶體管的頻率特性 69
3．2．6 晶體管的大電流特性 71
3．3 MOSFET 76
3．3．1 N溝道增強型MOSFET的
器件結(jié)構(gòu) 76
3．3．2 N溝道增強型MOSFET的
能帶圖 77
3．3．3 閾值電壓 79
3．3．4 工作原理 81
3．3．5 特性曲線 82
3．3．6 N溝道耗盡型MOSFET 83
3．3．7 P溝道MOSFET及不同類型MOSFET特性比較 84
3．3．8 MOS功率場效應(yīng)晶體管 85
3．4 JFET 86
3．4．1 JFET的基本結(jié)構(gòu) 86
3．4．2 JFET的工作原理 87
3．4．3 JFET的輸出特性曲線 88
3．5 MESFET的基本結(jié)構(gòu)和工作
原理 89
3．6 本章小結(jié) 89
3．7 擴展閱讀內(nèi)容 90
思考題 91
第4章 半導(dǎo)體集成電路制造工藝 93
4．1 單晶生長及襯底制備 93
4．1．1 單晶生長 93
4．1．2 襯底制備 95
4．2 光刻 96
4．3 刻蝕 101
4．4 摻雜技術(shù) 103
4．4．1 擴散 103
4．4．2 離子注入 106
4．5 制膜技術(shù) 108
4．5．1 氧化 109
4．5．2 化學(xué)氣相淀積 115
4．5．3 物理氣相淀積 122
4．6 接觸與互連 124
4．7 隔離技術(shù) 125
4．8 封裝技術(shù) 126
4．9 主要器件和工藝流程示例 127
4．9．1 PN結(jié) 127
4．9．2 晶體管的制造工藝 128
4．9．3 雙極型集成電路的工藝
流程 129
4．9．4 MOS集成電路的工藝
流程 132
4．10 本章小結(jié) 134
思考題 134
第5章 集成電路基礎(chǔ) 136
5．1 集成電路概述 136
5．1．1 集成電路的性能指標(biāo) 136
5．1．2 集成電路的組成要素 137
5．1．3 集成電路的分類 138
5．1．4 集成電路的發(fā)展 138
5．2 數(shù)字集成電路 139
5．2．1 數(shù)字邏輯簡介 139
5．2．2 CMOS反相器性能指標(biāo) 141
5．2．3 CMOS邏輯門電路 148
5．2．4 CMOS集成電路的特點 154
5．3 雙極型和BiCMOS集成電路 155
5．3．1 雙極型集成電路 155
5．3．2 BiCMOS集成電路 156
5．4 模擬集成電路 157
5．4．1 放大器的性能指標(biāo) 157
5．4．2 3種組態(tài)放大器 159
5．4．3 差分放大器 165
5．4．4 基準(zhǔn)電壓源 167
5．4．5 基準(zhǔn)電流源 168
5．4．6 運算放大電路 168
5．5 集成電路版圖 170
5．5．1 版圖設(shè)計規(guī)則 170
5．5．2 布圖規(guī)則及布局布線技術(shù) 172
5．5．3 數(shù)字電路版圖設(shè)計 174
5．5．4 模擬電路版圖設(shè)計 175
5．6 集成電路設(shè)計工具介紹 176
5．6．1 概述 176
5．6．2 Cadence工具介紹 176
5．6．3 ADS工具介紹 177
5．6．4 Aether工具介紹 179
5．7 大規(guī)模集成電路基礎(chǔ) 180
5．7．1 按比例縮小的基本理論――CE理論 181
5．7．2 按比例縮小的CV理論 182
5．7．3 按比例縮小的QCV理論 183
5．8 集成電路設(shè)計方法學(xué) 183
5．9 本章小結(jié) 184
思考題 185
第6章 新型微電子技術(shù) 187
6．1 SoC技術(shù) 187
6．1．1 SoC技術(shù)現(xiàn)狀及其分類 187
6．1．2 SoC發(fā)展中的焦點技術(shù) 188
6．1．3 SoPC 190
6．2 微機電系統(tǒng)（MEMS）技術(shù) 191
6．2．1 微機電系統(tǒng)的特點 191
6．2．2 微機電系統(tǒng)的分類 192
6．2．3 微機電系統(tǒng)的工藝材料 193
6．2．4 微機電系統(tǒng)的應(yīng)用領(lǐng)域 194
6．3 生物芯片技術(shù) 195
6．3．1 生物芯片發(fā)展歷史 195
6．3．2 生物芯片分類 196
6．3．3 生物芯片的應(yīng)用前景 196
6．4 納電子技術(shù) 196
6．4．1 納電子器件 197
6．4．2 納電子材料 199
6．5 納米相關(guān)技術(shù) 200
6．6 本章小結(jié) 203
思考題 204
參考文獻 205