FPGA設(shè)計技巧與案例開發(fā)詳解（第3版）

目 錄
第1章 淺談FPGA技術(shù)、優(yōu)勢、學習途徑\t（1）
1．1 FPGA的誕生、發(fā)展\t（1）
1．1．1 FPGA的誕生\t（1）
1．1．2 FPGA的發(fā)展與未來\t（4）
1．1．3 博弈，在入門之前\t（7）
1．2 Altera FPGA介紹及發(fā)展、應用\t（8）
1．2．1 Altera公司介紹\t（8）
1．2．2 Altera產(chǎn)品介紹\t（9）
1．2．3 Altera FPGA的開發(fā)平臺\t（15）
1．2．4 Altera FPGA的動態(tài)與應用\t（17）
1．2．5 Altera FPGA的應用\t（20）
1．2．6 對比ARM與DSP，認清FPGA\t（23）
1．3 善用網(wǎng)絡(luò)資源，不斷總結(jié)自我\t（26）
第2章 Quartus II 13．0套件的下載及安裝\t（29）
2．1 寫在前面的話\t（29）
2．2 Quartus II 13．0軟件下載\t（30）
2．3 Quartus II 13．0組件安裝\t（32）
2．4 Quartus II 13．0 Device安裝\t（36）
2．5 USB Blaster下載器驅(qū)動程序的安裝\t（39）
第3章 Verilog HDL語法簡介\t（43）
3．1 What is Verilog HDL？\t（43）
3．2 設(shè)計層次\t（44）
3．3 設(shè)計流程\t（44）
3．4 基本語法介紹\t（46）
3．4．1 模塊module\t（46）
3．4．2 注釋\t（47）
3．4．3 大小寫\t（47）
3．4．4 參數(shù)聲明parameter\t（48）
3．4．5 預處理指令\t（48）
3．4．6 常量\t（49）
3．4．7 變量\t（50）
3．4．8 運算符\t（51）
3．5 Verilog HDL建模\t（54）
3．5．1 結(jié)構(gòu)建模\t（54）
3．5．2 數(shù)據(jù)流建模\t（56）
3．5．3 行為建模\t（57）
3．5．4 關(guān)于狀態(tài)機\t（66）
第4章 MAX II CPLD/Cyclone II/IV FPGA PCB Layout設(shè)計\t（76）
4．1 淺談PCB Layout\t（76）
4．2 MAX II CPLD核心電路設(shè)計\t（77）
4．2．1 MAX II CPLD背景及簡介\t（77）
4．2．2 EPM240T100C5N設(shè)計需求研究及分析\t（79）
4．2．3 EPM240T100C5N核心板原理圖設(shè)計\t（83）
4．2．4 EPM240T100C5N核心板布局布線\t（87）
4．3 Cyclone II FPGA核心電路設(shè)計\t（88）
4．3．1 Cyclone II FPGA背景及簡介\t（88）
4．3．2 Cyclone II數(shù)據(jù)手冊解讀與EP2C8Q208C8N的設(shè)計研究\t（89）
4．3．3 EP2C8Q208C8N核心板原理圖設(shè)計\t（101）
4．3．4 FPGA核心板Layout注意事項\t（110）
4．4 Cyclone IV FPGA核心電路設(shè)計\t（113）
4．4．1 Cyclone IV FPGA簡介\t（113）
4．4．2 Cyclone IV FPGA數(shù)據(jù)手冊分析與EP4CE6E22C8N的設(shè)計研究\t（115）
4．4．3 Cyclone IV FPGA核心電路設(shè)計\t（121）
4．5 FPGA/CPLD電路焊接、調(diào)試經(jīng)驗總結(jié)\t（124）
4．6 本書配套FPGA開發(fā)平臺硬件介紹\t（128）
4．6．1 VIP_Board 3．0硬件資源介紹\t（128）
4．6．2 VIP_Board 3．0相關(guān)外設(shè)實物介紹\t（130）
第5章 Verilog HDL設(shè)計與Testbench 文件架構(gòu)\t（134）
5．1 Verilog HDL設(shè)計\t（134）
5．1．1 Verilog HDL與VHDL的對比\t（134）
5．1．2 Verilog HDL的發(fā)展\t（135）
5．1．3 Verilog HDL代碼設(shè)計風格\t（136）
5．2 Testbench文件架構(gòu)\t（141）
5．2．1 Testbench的介紹\t（141）
5．2．2 Testbench代碼設(shè)計風格\t（142）
5．3 Quartus II工程目錄文件夾的定制\t（145）
第6章 4位計數(shù)器的設(shè)計與仿真驗證\t（147）
6．1 寫在前面的話\t（147）
6．2 FPGA/CPLD開發(fā)流程\t（147）
6．3 基于Quartus II 13．0的4位計數(shù)器設(shè)計流程\t（149）
6．3．1 Quartus II 工程的創(chuàng)建\t（149）
6．3．2 4位計數(shù)器的邏輯電路設(shè)計\t（152）
6．3．3 Quartus II編譯流程與工程設(shè)置分析\t（155）
6．4 基于Modelsim-Altera 10．1d的4位計數(shù)器仿真驗證流程\t（166）
6．4．1 關(guān)于FPGA設(shè)計的各種仿真概念分析\t（167）
6．4．2 Modelsim版本的簡要介紹\t（168）
6．4．3 Modelsim工程的創(chuàng)建\t（168）
6．4．4 Testbench激勵文件的編寫\t（171）
6．4．5 Modelsim波形的仿真與分析\t（174）
6．5 設(shè)計思路的驗證與總結(jié)\t（182）
第7章 LED驅(qū)動電路設(shè)計\t（183）
7．1 LED驅(qū)動電路設(shè)計方案1―入門\t（183）
7．1．1 LED驅(qū)動電路設(shè)計方案\t（183）
7．1．2 8位LED的自加顯示實驗\t（185）
7．2 LED驅(qū)動電路設(shè)計方案2―升級\t（196）
7．2．1 LED電路設(shè)計方案\t（196）
7．2．2 74HC595驅(qū)動分析與實現(xiàn)\t（198）
7．3 8位LED跑馬燈顯示實驗\t（208）
7．4 LED特效呼吸燈的設(shè)計\t（215）
7．4．1 PWM協(xié)議的基本介紹\t（215）
7．4．2 LED呼吸燈的設(shè)計\t（216）
第8章 獨立按鍵與矩陣鍵盤的FPGA驅(qū)動電路實現(xiàn)\t（227）
8．1 按鍵及其工作模式介紹\t（227）
8．1．1 按鍵抖動原理分析\t（228）
8．1．2 硬件消抖動\t（228）
8．1．3 軟件消抖動\t（230）
8．2 獨立按鍵的FPGA驅(qū)動電路設(shè)計\t（230）
8．2．1 獨立按鍵電路設(shè)計\t（230）
8．2．2 FSM狀態(tài)機的Verilog HDL介紹\t（231）
8．2．3 FPGA按鍵驅(qū)動設(shè)計方案1\t（234）
8．2．4 FPGA按鍵驅(qū)動設(shè)計方案2\t（248）
8．3 矩陣鍵盤的FPGA驅(qū)動電路設(shè)計\t（252）
8．3．1 工作原理及電路設(shè)計\t（252）
8．3．2 FPGA矩陣鍵盤驅(qū)動設(shè)計\t（255）
第9章 “Hello World”的LCD1602顯示驅(qū)動實現(xiàn)\t（267）
9．1 LCD1602介紹及硬件設(shè)計\t（267）
9．1．1 LCD1602字符液晶介紹\t（267）
9．1．2 LCD1602硬件電路設(shè)計\t（268）
9．1．3 LCD1602的時序及初始化分析\t（271）
9．2 LCD1602的FPGA驅(qū)動電路實現(xiàn)\t（275）
9．2．1 LCD1602的C語言實現(xiàn)方案\t（276）
9．2．2 LCD1602的Verilog HDL實現(xiàn)方案\t（277）
第10章 優(yōu)化設(shè)計FPGA全局時鐘管理模塊\t（290）
10．1 異步復位，同步釋放機制\t（290）
10．1．1 組合電路中的競爭-冒險\t（291）
10．1．2 時序電路中的競爭-冒險\t（292）
10．2 無PLL的全局時鐘管理模塊設(shè)計\t（296）
10．3 Quartus II IP核介紹及PLL的定制\t（305）
10．3．1 Quartus II IP核的介紹\t（305）
10．3．2 PLL IP核的定制與分析\t（311）
10．4 帶PLL的全局時鐘管理模塊設(shè)計\t（319）
第11章 基于FPGA與MCU通信的SPI協(xié)議設(shè)計\t（325）
11．1 SPI總線協(xié)議介紹及硬件的設(shè)計\t（325）
11．1．1 SPI總線協(xié)議介紹\t（325）
11．1．2 STM8的硬件電路設(shè)計\t（327）
11．1．3 SPI總線協(xié)議時序分析\t（329）
11．2 SPI總線協(xié)議的通信實現(xiàn)\t（330）
11．2．1 STM8的SPI總線收發(fā)設(shè)計\t（330）
11．2．2 邊沿檢測電路的FPGA實現(xiàn)\t（332）
11．2．3 SPI通信的數(shù)據(jù)接收模塊設(shè)計\t（334）
11．2．4 SPI通信的數(shù)據(jù)發(fā)送模塊設(shè)計\t（343）
第12章 基于FPGA與PC通信的UART串口設(shè)計\t（351）
12．1 追根溯源透析串口通信\t（351）
12．1．1 串口通信簡介\t（351）
12．1．2 串口波特率\t（354）
12．1．3 串口協(xié)議分析\t（354）
12．2 串口電路的設(shè)計\t（355）
12．2．1 TTL轉(zhuǎn)RS-232電路的設(shè)計\t（355）
12．2．2 USB→UART轉(zhuǎn)換電路設(shè)計\t（356）
12．2．3 UART電路的調(diào)試\t（357）
12．3 細說真正的任意分頻\t（358）
12．3．1 分頻電路的重要性\t（358）
12．3．2 任意頻率發(fā)生器原理\t（358）
12．3．3 任意頻率發(fā)生器的驗證\t（360）
12．4 串口通信的硬件實現(xiàn)\t（364）
12．4．1 uart_receiver接收模塊的設(shè)計\t（364）
12．4．2 uart_transfer發(fā)送模塊的設(shè)計\t（372）
12．4．3 PC2FPGA UART聯(lián)調(diào)測試\t（376）
第13章 基于FPGA的VGA驅(qū)動顯示設(shè)計\t（383）
13．1 VGA接口、時序及驅(qū)動電路設(shè)計\t（383）
13．1．1 VGA接口介紹\t（383）
13．1．2 VGA時序分析\t（385）
13．1．3 RGB三原色模型\t（388）
13．1．4 VGA驅(qū)動電路設(shè)計\t（391）
13．2 VGA驅(qū)動的FPGA實現(xiàn)\t（396）
13．2．1 VGA驅(qū)動時序電路的設(shè)計\t（396）
13．2．2 任意分辨率的VGA顯示控制器設(shè)計\t（408）
13．3 “Hello World”的VGA顯示驅(qū)動實現(xiàn)\t（411）
13．3．1 “Hello World”字模的提取\t（411）
13．3．2 C2Mif軟件的介紹與Mif文件的生成\t（414）
13．3．3 VGA字符顯示的FPGA實現(xiàn)\t（418）
13．4 彩色圖像的VGA顯示驅(qū)動實現(xiàn)\t（422）
13．4．1 彩色圖像顯示的理論分析\t（422）
13．4．2 彩色圖像的數(shù)據(jù)提取\t（423）
13．4．3 VGA彩色圖像顯示的FPGA實現(xiàn)\t（424）
第14章 基于SDRAM的VGA顯示控制器的設(shè)計與實現(xiàn)\t（427）
14．1 跨時鐘域數(shù)據(jù)交互\t（427）
14．2 SDRAM的介紹及其控制器的移植與優(yōu)化\t（431）
14．2．1 SDRAM的特性及時序驅(qū)動介紹\t（431）
14．2．2 SDRAM的硬件驅(qū)動電路設(shè)計\t（435）
14．2．3 SDRAM控制器的移植與優(yōu)化\t（437）
14．2．4 Sdram_Control_2Port的封裝與協(xié)議制定\t（454）
14．3 基于SDRAM的VGA顯示控制器的實現(xiàn)\t（459）
第15章 基于OV7725的攝像頭視頻圖像采集系統(tǒng)\t（471）
15．1 系統(tǒng)框架設(shè)計思路分析\t（472）
15．1．1 系統(tǒng)框架分析\t（472）
15．1．2 算法的實現(xiàn)流程\t（473）
15．2 OV7725攝像頭介紹與視頻采集實現(xiàn)\t（476）
15．2．1 CMOS攝像頭的簡介\t（476）
15．2．2 OV7725的特性介紹及驅(qū)動電路設(shè)計\t（478）
15．2．3 OV7725 SCCB接口及寄存器介紹\t（483）
15．2．4 OV7725感光陣列與視頻時序分析\t（492）
15．2．5 OV7725寄存器I2C初始化設(shè)計\t（495）
15．2．6 OV7725的視頻采集模塊設(shè)計\t（510）
15．3 OV7725視頻圖像顯示的實現(xiàn)\t（527）
15．4 本章小結(jié)\t（537）
第16章 TimeQuest的分析與實踐\t（539）
16．1 寫在前面的話\t（539）
16．2 保持裕量和建立裕量的深刻理解\t（539）
16．3 時鐘約束―內(nèi)對內(nèi)模型\t（542）
16．3．1 內(nèi)對內(nèi)模型公式分析\t（542）
16．3．2 約束時鐘及PLL\t（543）
16．4 output引腳約束―內(nèi)對外模型\t（553）
16．4．1 內(nèi)對外模型公式分析\t（553）
16．4．2 output引腳約束\t（554）
16．5 input引腳約束―外對內(nèi)模型\t（556）
16．6 階段性小總結(jié)\t（557）
16．7 約束異常\t（557）
16．7．1 Set Multicycle Path\t（557）
16．7．2 Set False Path\t（562）
16．8 決戰(zhàn)SDRAM時序約束\t（562）
16．9 Altium Designer查看走線報表\t（573）
第17章 基于FPGA的系統(tǒng)設(shè)計\t（575）
17．1 FPGA芯片選型\t（575）
17．2 FPGA的與眾不同―PCB布局在設(shè)計原理圖之前\t（582）
17．3 存儲器的選型\t（583）
17．4 FPGA外圍器件的選擇與設(shè)計\t（584）
17．4．1 電阻\t（585）
17．4．2 電容\t（585）
17．4．3 磁珠\t（588）
17．4．4 保險絲\t（590）
17．5 基于核心板的系統(tǒng)設(shè)計\t（592）
17．6 基于低功耗系統(tǒng)的電源選型\t（593）
17．7 高速系統(tǒng)的PCB設(shè)計要點\t（598）
17．7．1 結(jié)構(gòu)布局\t（598）
17．7．2 電路板的多層設(shè)計\t（598）
17．7．3 過孔設(shè)計要點\t（599）
17．7．4 防止串擾的布線原則\t（600）
17．7．5 差分線布線原則\t（600）
17．7．6 開關(guān)電源PCB設(shè)計要點\t（601）
17．8 本章小結(jié)\t（602）
第18章 基于高速相機的嵌入式視覺處理系統(tǒng)設(shè)計\t（603）
18．1 視覺處理系統(tǒng)概述\t（603）
18．2 嵌入式視覺處理系統(tǒng)結(jié)構(gòu)設(shè)計\t（604）
18．3 芯片選型\t（606）
18．4 基于Camera Link工業(yè)相機接口的硬件設(shè)計\t（608）
18．5 基于Camera Link接口的FPGA程序設(shè)計要點\t（612）
18．6 基于VGA接口的圖像的實時縮小與算法結(jié)構(gòu)\t（613）
18．7 FPGA與DSP的協(xié)同工作模式\t（616）
18．8 乒乓操作的進階―零延時數(shù)據(jù)傳輸\t（616）
18．9 系統(tǒng)調(diào)試\t（617）
18．10 本章小結(jié)\t（618）
縮略語對照表\t（619）
符號對照表\t（625）