高速電路設(shè)計(jì)仿真實(shí)戰(zhàn)：信號與電源完整性

第1章 對的時(shí)間做對的事情
1．1 SI、PI概述
1．1．1 高速先生看信號完整性
1．1．2 高速先生看電源完整性
1．1．3 高速領(lǐng)域的現(xiàn)狀及存在的問題
1．1．4 高速先生看設(shè)計(jì)規(guī)則
1．2 什么是對的時(shí)間
1．2．1 信號上升時(shí)間與傳播延時(shí)
1．2．2 高速串行總線
1．3 對的時(shí)間，我們要做哪些對的事情
1．3．1 并行總線的設(shè)計(jì)要點(diǎn)
1．3．2 串行總線“小時(shí)候”
1．3．3 *高的信號速率
1．4 如何面對高速設(shè)計(jì)的挑戰(zhàn)
第2章 高速設(shè)計(jì)的基礎(chǔ)知識
2．1 基本概念
2．1．1 時(shí)域與頻域
2．1．2 高頻與高速
2．2 S參數(shù)
2．2．1 如何描述通道
2．2．2 S參數(shù)簡介
2．3 電阻、電容、電感
2．3．1 電阻與阻抗
2．3．2 電容的物理基礎(chǔ)
2．3．3 電感的物理基礎(chǔ)
2．3．4 真實(shí)電容與電感的阻抗
2．4 基礎(chǔ)知識的作用
第3章 傳輸線的基本特性
3．1 傳輸線的阻抗與延時(shí)
3．1．1 傳輸線概述
3．1．2 信號的傳輸速度與延時(shí)
3．1．3 傳輸線零階模型
3．1．4 傳輸線一階模型
3．1．5 阻抗的計(jì)算
3．2 傳輸線的損耗
3．2．1 趨膚效應(yīng)與導(dǎo)體損耗
3．2．2 損耗正切角與介質(zhì)損耗
3．2．3 傳輸線的二階模型
3．2．4 如何減小損耗
3．2．5 微帶線的損耗
3．2．6 參考電源層
第4章 傳輸線的反射拓?fù)渑c端接
4．1 傳輸線的反射
4．1．1 反射原理
4．1．2 反射與時(shí)間
4．1．3 頻域中的反射
4．2 拓?fù)渑c端接
4．2．1 拓?fù)浣Y(jié)構(gòu)的種類
4．2．2 T形拓?fù)浣Y(jié)構(gòu)解析
4．2．3 端接介紹
4．2．4 源端串聯(lián)端接
4．2．5 末端并聯(lián)端接
4．2．6 戴維南端接與RC端接
4．2．7 Flyby拓?fù)浣Y(jié)構(gòu)
第5章 串?dāng)_從入門到進(jìn)階
5．1 理解串?dāng)_
5．1．1 電磁場的世界觀
5．1．2 理性的串?dāng)_
5．2 串?dāng)_分析
5．2．1 近端串?dāng)_與遠(yuǎn)端串?dāng)_
5．2．2 串?dāng)_的估值
5．2．3 串?dāng)_與包地
5．3 差分線
5．3．1 串?dāng)_與差分線
5．3．2 差分線的阻抗
5．3．3 模態(tài)與傳輸速度
第6章 高速PCB層疊設(shè)計(jì)基礎(chǔ)
6．1 層疊設(shè)計(jì)概述
6．1．1 層疊設(shè)計(jì)與阻抗控制的幾個(gè)層次
6．1．2 常規(guī)層疊設(shè)計(jì)需要了解的板材知識
6．2 與層疊設(shè)計(jì)相關(guān)的關(guān)鍵要點(diǎn)
6．2．1 信號回流與參考平面
6．2．2 數(shù)／?；旌显O(shè)計(jì)時(shí)“地”的分割
6．2．3 串?dāng)_與層疊設(shè)計(jì)
6．2．4 “地”平面可以隔*串?dāng)_嗎？
6．3 層疊設(shè)計(jì)流程
6．3．1 層數(shù)規(guī)劃
6．3．2 板材選擇
6．3．3 層疊之阻抗設(shè)計(jì)
6．3．4 阻抗的其他問題
6．4 層疊規(guī)劃案例
6．4．1 6層板層疊及假八層問題
6．4．2 12層板層疊案例
第7章 時(shí)序概述與時(shí)序設(shè)計(jì)
7．1 時(shí)序概述——故事從等長講起
7．1．1 那些年，我們一起繞過的等長
7．1．2 等長還是等時(shí)
7．1．3 關(guān)于時(shí)序的小故事
7．2 共同時(shí)鐘總線的時(shí)序
7．2．1 時(shí)序參數(shù)及公式
7．2．2 時(shí)序計(jì)算案例
7．3 源同步時(shí)鐘總線的時(shí)序
7．4 串行總線時(shí)代開啟
7．5 等長與等時(shí)
7．6 繞線與時(shí)序
第8章 DDRx設(shè)計(jì)與仿真
8．1 DDRx簡介
8．1．1 DDRx的前世與今生
8．1．2 DDRx的關(guān)鍵技術(shù)介紹
8．2 DDRx布局布線
8．2．1 DDRx布局的那些事
8．2．2 DDRx布線的那些事
8．3 DDRx規(guī)范解讀
8．4 DDRx信號質(zhì)量與時(shí)序的關(guān)鍵問題
8．4．1 拓?fù)浣Y(jié)構(gòu)——Flyby拓?fù)浣Y(jié)構(gòu)或T形拓?fù)浣Y(jié)構(gòu)
8．4．2 等長與間距
8．4．3 容性負(fù)載補(bǔ)償
8．4．4 時(shí)鐘信號差分電容
8．5 DDRx仿真與調(diào)試案例
第9章 高速串行總線設(shè)計(jì)與仿真
9．1 串行技術(shù)介紹
9．1．1 并行與串行
9．1．2 高速串行總線重要特征
9．2 高速串行總線布局布線通用要求
9．2．1 高速串行總線布局要求
9．2．2 高速串行總線通用布線要求
9．3 常見高速串行總線介紹
9．3．1 高速串行協(xié)議之10GBASE-KKR
9．3．2 高速串行協(xié)議之SFP
9．3．3 高速串行協(xié)議之100 GBASE-KR4
9．3．4 高速串行協(xié)議之CEI-28G-VSR
9．4 高速串行信號優(yōu)化案例
第10章 電源的設(shè)計(jì)與仿真——直流部分
10．1 電源完整性概述
10．1．1 高壓大電流電源的設(shè)計(jì)難點(diǎn)
10．1．2 低壓大電流電源的設(shè)計(jì)難點(diǎn)
10．2 開關(guān)電源
10．2．1 開關(guān)電源簡介
10．2．2 開關(guān)電源和線性電源
10．2．3 開關(guān)電源的布局
10．2．4 開關(guān)電源的布線
10．3 從直流角度看電源完整性
10．3．1 電源載流能力的重要性
10．3．2 孔銅厚度及面銅電鍍厚度
10．3．3 大孔還是小孔
10．3．4 壓降問題
10．3．5 電源直流設(shè)計(jì)總結(jié)
第11章 電源的設(shè)計(jì)與仿真——交流部分
11．1 電源交流問題概述
11．1．1 新的電源設(shè)計(jì)思路
11．1．2 目標(biāo)阻抗的PDN設(shè)計(jì)方法
11．1．3 基于PDN的目標(biāo)阻抗設(shè)計(jì)法的挑戰(zhàn)
11．2 電容設(shè)計(jì)
……