集成電路版圖設(shè)計(jì)技術(shù)探究

前言
第1章 集成電路的現(xiàn)狀和發(fā)展史
1.1 集成電路的發(fā)明和發(fā)展史
1.2 集成電路的發(fā)展
1.3 集成電路發(fā)展現(xiàn)狀
1.4 集成電路的未來發(fā)展趨勢
1.5 小結(jié)
第2章 半導(dǎo)體器件和半導(dǎo)體集成電路
2.1 半導(dǎo)體及其基本特性
2.2 雜質(zhì)對半導(dǎo)體導(dǎo)電性能的影響
2.3 PN結(jié)
2.4 M0S場效應(yīng)晶體管
2.5 雙極型晶體管
2.6 集成電路的分類
2.7 CMOS集成電路
第3章 集成電路制造工藝
3.1 常見主要工藝流程
3.2 外延
3.3 氧化
3.4 光刻與刻蝕
3.5 摻雜
3.6 淀積
3.7 接觸與互連
3.8 CMOS工藝主要流程
3.9 雙極型工藝主要流程
第4章 LJNIX/Linux操作系統(tǒng)和EDA設(shè)計(jì)軟件
4.3 美國EDA公司及發(fā)展?fàn)顩r
4.4 我國EDA公司及發(fā)展?fàn)顩r
4.5 我國EDA廠商如何突圍尋求發(fā)展
第5章 集成電路版圖設(shè)計(jì)和設(shè)計(jì)方法
5.1 MOS場效應(yīng)晶體管的版圖實(shí)現(xiàn)
5.2 模擬集成電路中的基本元件設(shè)計(jì)
5.3 集成電路設(shè)計(jì)探究
5.4 版圖設(shè)計(jì)方法探究
第6章 集成電路版圖設(shè)計(jì)入門操作指南
6.1 Cadence軟件的啟動
6.2 cadence軟件版圖設(shè)計(jì)入門操作
第7章 版圖驗(yàn)證技術(shù)和方法
7.1 版圖驗(yàn)證的項(xiàng)目
7.2 版圖驗(yàn)證工具
7.3 DRC驗(yàn)證
7.4 LVS驗(yàn)證
第8章 集成電路版圖設(shè)計(jì)常用電路探討
8.1 基本偏置電路
8.2 放大電路
8.3 運(yùn)算放大器
8.4 電壓比較器
8.5 D/A、A/D變換電路
第9章 版圖設(shè)計(jì)重點(diǎn)技術(shù)探究
9.1 版圖在新技術(shù)下的新變化
9.2 集成電路的寄生參數(shù)
9.3 靜電放電保護(hù)設(shè)計(jì)
9.4 閂鎖效應(yīng)
參考文獻(xiàn)