Verilog HDL設計實用教程

　　VerilogHDL是一種廣泛應用的硬件描述語言，無論是專用集成電路設計，還是嵌入式FPGA開發(fā)，都會使用VerilogHDL語言進行編程。《Verilog HDL設計實用教程》力求讓讀者快速掌握關鍵語法，能夠在短時間內結合核心語法完成設計，同時注意梯度設置，引導讀者從簡單模塊到復雜設計，逐漸掌握VerilogHDL。《Verilog HDL設計實用教程》語法簡潔，重點突出，語句凝練，具有工程設計的風格。為了更好地配合學習，書中設有習題和相應解答，并配備了多個實驗，所有代碼均經(jīng)過仿真，完整的實例均可供下載，方便讀者調試和使用。對于重點和難點，輔以視頻教學，能更好地幫助讀者理解和掌握?！禫erilog HDL設計實用教程》可作為電子、通信、計算機、自動化及集成電路設計相關專業(yè)的本科生教材，同時也適合對VerilogHDL感興趣的愛好者或專業(yè)人士閱讀?！禫erilog HDL設計實用教程》特點：精簡語法，保留核心，凝練語句，集中介紹和討論重點內容，去除旁枝末節(jié)的干擾。語法→示例→練習→實驗→綜合設計，更合理地開展教學，更有效率地提升技能。配套豐富教學資源，包括完整PPT課件、詳細習題解答、多類代碼實例、實驗參考和指導，教學講解視頻等。開設交流群，及時溝通、互助和答疑，隨時解決學習中的困擾，并可持續(xù)獲得教學資源更新。

　　黃海，哈爾濱理工大學軟件與微電子學院副院長、教授、碩士生導師。長期從事信息安全、可重構計算、數(shù)字信號處理以及集成電路設計等方向的教學和科研工作，承擔了“數(shù)字信號處理”“信號與系統(tǒng)”“硬件描述語言”等課程教學。近5年來，主持或參與國j級、省級教學綜合改革項目8項，其中國j級新工科研究與實踐項目1項，黑龍省高等教育教學改革項目3項，發(fā)表教改論文5篇，出版書籍1部；主持科研項目10項，其中國家自然基金項目1項，國家重點研發(fā)計劃項目子課題1項，省級項目5項；發(fā)表SCI和EI期刊學術論文7篇；申請專利10項，其中授權發(fā)明專利2項、實用新型專利3項。于斌，哈爾濱理工大學軟件與微電子學院教師，于哈爾濱工業(yè)大學獲學士、碩士學位。長期從事信息安全和集成電路設計等方向的教學和科研工作，承擔了“Verilog與數(shù)字系統(tǒng)設計”“集成電路驗證技術”“計算機組成原理與結構”等課程教學。編寫《ModelSim電子系統(tǒng)分析及仿真》（已累計三版）和《Verilog HDL數(shù)字系統(tǒng)設計及仿真》（已累計兩版）等教材。