集成電路科學(xué)與工程導(dǎo)論

第 1 章 集成電路科學(xué)與工程發(fā)展史 1
1．1 第三次科技革命——走進(jìn)信息時(shí)代 1
1．1．1 信息及其流動(dòng) 1
1．1．2 信息處理工具發(fā)展簡(jiǎn)史 2
1．1．3 集成電路背后的物理學(xué)基礎(chǔ) 3
1．2 從元器件到集成電路 4
1．2．1 電子管 4
1．2．2 晶體管 5
1．2．3 從晶體管到集成電路 5
1．3 數(shù)字集成電路 6
1．3．1 數(shù)字集成電路演進(jìn)的摩爾定律 7
1．3．2 中央處理器的發(fā)展 9
1．3．3 存儲(chǔ)器的發(fā)展 11
1．3．4 集成電路設(shè)計(jì)工具 15
1．4 模擬集成電路 16
1．4．1 模擬電路的基本構(gòu)成 16
1．4．2 各類模擬集成電路 17
1．4．3 模擬集成電路產(chǎn)業(yè) 18
1．5 集成電路產(chǎn)業(yè)的發(fā)展 19
1．5．1 集成電路的生產(chǎn)流程 19
1．5．2 集成電路產(chǎn)業(yè)模式 20
本章小結(jié) 21
思考與拓展 21
參考文獻(xiàn) 22
第 2 章 集成電路關(guān)鍵材料 23
2．1 半導(dǎo)體材料概述 23
2．1．1 單質(zhì)半導(dǎo)體 23
2．1．2 雙原子化合物半導(dǎo)體 24
2．1．3 氧化物半導(dǎo)體 24
2．1．4 層狀半導(dǎo)體 25
2．1．5 有機(jī)半導(dǎo)體 25
2．1．6 磁性半導(dǎo)體 25
2．1．7 其他半導(dǎo)體材料 25
2．2 常見半導(dǎo)體的晶體結(jié)構(gòu) 26
2．3 常見半導(dǎo)體的能帶結(jié)構(gòu) 27
2．3．1 布里淵區(qū) 27
2．3．2 E-k 圖像 28
2．3．3 等能面 30
2．3．4 有效質(zhì)量 32
2．3．5 禁帶寬度 34
2．4 硅材料 35
2．4．1 硅材料的發(fā)現(xiàn)歷史 35
2．4．2 硅材料的應(yīng)用 36
2．4．3 半導(dǎo)體硅的制備 38
2．4．4 應(yīng)變硅材料 39
2．5 鍺材料 40
2．5．1 鍺材料的發(fā)現(xiàn)歷史 40
2．5．2 鍺材料的應(yīng)用 41
2．6 砷化鎵材料 42
2．7 寬禁帶半導(dǎo)體 43
2．7．1 射頻應(yīng)用中的寬禁帶材料 44
2．7．2 光電和照明行業(yè)中的寬禁帶材料 45
2．8 介電材料 45
2．8．1 介電原理 46
2．8．2 高介電材料 47
2．8．3 低介電材料 49
2．9 互連材料 50
2．9．1 鋁金屬互連材料 50
2．9．2 銅金屬互連材料 51
2．9．3 新型金屬互連材料 51
2．9．4 碳納米管互連材料 53
2．10 半導(dǎo)體發(fā)光材料 53
2．10．1 半導(dǎo)體的發(fā)光原理 53
2．10．2 常見的半導(dǎo)體發(fā)光材料 54
2．10．3 發(fā)光二極管 55
2．11 信息存儲(chǔ)材料 56
2．11．1 硅基存儲(chǔ)材料 57
2．11．2 磁存儲(chǔ)材料 58
2．11．3 阻變存儲(chǔ)材料 60
2．11．4 相變存儲(chǔ)材料 62
2．11．5 鐵電存儲(chǔ)材料 63
本章小結(jié) 64
思考與拓展 65
參考文獻(xiàn) 65
第 3 章 集成電路晶體管器件 69
3．1 晶體管器件概述 69
3．1．1 晶體管的基本功能 69
3．1．2 晶體管的基本結(jié)構(gòu) 70
3．1．3 場(chǎng)效應(yīng)晶體管的發(fā)展歷程 70
3．2 金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管技術(shù) 71
3．2．1 金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的分類 71
3．2．2 金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的結(jié)構(gòu) 72
3．2．3 金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的特性 73
3．2．4 互補(bǔ)型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管 75
3．2．5 按比例縮小定律 76
3．3 絕緣體上晶體管技術(shù) 77
3．3．1 絕緣體上晶體管技術(shù)的背景 77
3．3．2 藍(lán)寶石上硅技術(shù) 78
3．3．3 絕緣體上硅技術(shù) 79
3．3．4 絕緣體上硅器件的優(yōu)勢(shì)及挑戰(zhàn) 81
3．4 三維晶體管技術(shù) 82
3．4．1 平面金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的挑戰(zhàn) 82
3．4．2 鰭式場(chǎng)效應(yīng)晶體管 83
3．4．3 環(huán)柵場(chǎng)效應(yīng)晶體管 86
3．4．4 互補(bǔ)型場(chǎng)效應(yīng)晶體管 88
3．5 其他類型晶體管器件 89
3．5．1 高電子遷移率晶體管 90
3．5．2 低維材料場(chǎng)效應(yīng)晶體管 92
3．5．3 自旋邏輯器件 95
3．5．4 隧穿場(chǎng)效應(yīng)晶體管 97
本章小結(jié) 99
思考與拓展 99
參考文獻(xiàn) 99
第 4 章 集成電路工藝設(shè)備 105
4．1 集成電路工藝設(shè)備基礎(chǔ) 105
4．1．1 真空技術(shù)基礎(chǔ) 105
4．1．2 薄膜技術(shù)基礎(chǔ) 107
4．1．3 相關(guān)物理和化學(xué)基礎(chǔ) 107
4．2 薄膜沉積設(shè)備 110
4．2．1 物理氣相沉積設(shè)備 110
4．2．2 化學(xué)氣相沉積設(shè)備 118
4．2．3 其他薄膜沉積設(shè)備 122
4．3 圖形制作設(shè)備 122
4．3．1 光學(xué)曝光設(shè)備 122
4．3．2 電子束光刻設(shè)備 130
4．3．3 其他圖形制作設(shè)備 132
4．4 圖形刻蝕設(shè)備 134
4．4．1 常用的圖形轉(zhuǎn)移方法 134
4．4．2 反應(yīng)離子刻蝕設(shè)備 136
4．4．3 電感耦合等離子體刻蝕設(shè)備 137
4．4．4 離子束刻蝕設(shè)備 137
4．4．5 濕法刻蝕設(shè)備 140
4．4．6 其他刻蝕設(shè)備 141
4．5 集成電路表征及測(cè)試設(shè)備 141
4．5．1 表征設(shè)備 141
4．5．2 測(cè)試設(shè)備 144
本章小結(jié) 146
思考與拓展 146
參考文獻(xiàn) 147
第 5 章 集成電路制造工藝 150
5．1 傳統(tǒng)互補(bǔ)型金屬氧化物半導(dǎo)體制造工藝 150
5．1．1 互補(bǔ)型金屬氧化物半導(dǎo)體制造工藝簡(jiǎn)介 150
5．1．2 互補(bǔ)型金屬氧化物半導(dǎo)體制造工藝流程 150
5．2 新型互補(bǔ)型金屬氧化物半導(dǎo)體制造工藝 157
5．2．1 絕緣體上硅工藝 157
5．2．2 鰭式場(chǎng)效應(yīng)晶體管工藝 160
5．2．3 環(huán)柵場(chǎng)效應(yīng)晶體管工藝 162
5．2．4 硅通孔技術(shù) 163
5．3 先進(jìn)集成電路制造工藝技術(shù) 165
5．3．1 多重圖形技術(shù) 165
5．3．2 混合刻蝕技術(shù) 168
5．3．3 新型互連工藝技術(shù) 171
5．4 三維堆疊技術(shù) 172
5．4．1 存儲(chǔ)陣列的三維堆疊技術(shù) 172
5．4．2 控制電路和存儲(chǔ)單元垂直堆疊技術(shù) 174
5．4．3 Xtacking 堆疊技術(shù) 176
5．4．4 芯粒技術(shù) 178
本章小結(jié) 182
思考與拓展 182
參考文獻(xiàn) 182
第 6 章 大規(guī)模數(shù)字集成電路 185
6．1 數(shù)字集成電路基礎(chǔ) 185
6．1．1 組合邏輯電路與時(shí)序邏輯電路 186
6．1．2 同步邏輯電路與異步邏輯電路 190
6．1．3 靜態(tài)邏輯電路與動(dòng)態(tài)邏輯電路 192
6．2 數(shù)字集成電路設(shè)計(jì)方法概述 194
6．2．1 基于門陣列的半定制電路 196
6．2．2 基于標(biāo)準(zhǔn)單元的半定制電路 198
6．2．3 可重構(gòu)計(jì)算電路 199
6．3 中央處理器 201
6．3．1 中央處理器的功能和組成 202
6．3．2 中央處理器的分層模型與指令集架構(gòu) 204
6．3．3 經(jīng)典指令集架構(gòu)簡(jiǎn)介 210
6．3．4 中央處理器的發(fā)展趨勢(shì) 216
6．4 圖形處理器 217
6．4．1 三維圖形處理流程 218
6．4．2 圖形處理器的組成與架構(gòu) 219
6．4．3 主流圖形處理器介紹 220
6．4．4 圖形處理器的發(fā)展趨勢(shì) 222
6．5 類腦計(jì)算芯片 222
6．5．1 類腦計(jì)算芯片的發(fā)展機(jī)遇及挑戰(zhàn) 223
6．5．2 深度學(xué)習(xí)處理器 224
6．5．3 神經(jīng)形態(tài)芯片 227
6．6 片上系統(tǒng) 228
6．6．1 片上系統(tǒng)概述 229
6．6．2 可復(fù)用 IP 核 230
6．6．3 片上系統(tǒng)實(shí)例 231
本章小結(jié) 233
思考與拓展 233
參考文獻(xiàn) 234
第 7 章 大規(guī)模模擬及通信集成電路 236
7．1 基本模擬集成電路 236
7．1．1 MOSFET 器件放大原理 237
7．1．2 運(yùn)算放大器 238
7．1．3 其他常見模擬集成電路 243
7．1．4 模擬集成電路的設(shè)計(jì)流程 245
7．1．5 模擬集成電路未來的發(fā)展與挑戰(zhàn) 246
7．2 模數(shù)轉(zhuǎn)換器及數(shù)模轉(zhuǎn)換器 247
7．2．1 模數(shù)轉(zhuǎn)換器 247
7．2．2 數(shù)模轉(zhuǎn)換器 250
7．2．3 常用模數(shù)轉(zhuǎn)換器的分類 252
7．2．4 模數(shù)轉(zhuǎn)換器的發(fā)展趨勢(shì) 259
7．3 通信集成電路 259
7．3．1 4G 通信集成電路 259
7．3．2 5G 通信集成電路 263
7．3．3 WiFi 通信集成電路 269
本章小結(jié) 273
思考與拓展 274
參考文獻(xiàn) 274
第 8 章 先進(jìn)存儲(chǔ)器技術(shù) 278
8．1 存儲(chǔ)器概述 278
8．1．1 存儲(chǔ)器的主要指標(biāo)和架構(gòu) 278
8．1．2 存儲(chǔ)器的分類 280
8．2 半導(dǎo)體存儲(chǔ)器 280
8．2．1 靜態(tài)隨機(jī)存取存儲(chǔ)器 281
8．2．2 動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器 285
8．2．3 可編程只讀存儲(chǔ)器 293
8．2．4 閃速存儲(chǔ)器 294
8．3 新型非易失性存儲(chǔ)器 302
8．3．1 磁性隨機(jī)存取存儲(chǔ)器 302
8．3．2 阻變隨機(jī)存取存儲(chǔ)器 306
8．3．3 相變存儲(chǔ)器 308
8．3．4 鐵電隨機(jī)存取存儲(chǔ)器 312
8．4 存儲(chǔ)器在計(jì)算中的應(yīng)用 314
8．4．1 存算一體技術(shù)概述 314
8．4．2 數(shù)字存算一體技術(shù) 315
8．4．3 模擬存算一體技術(shù) 318
本章小結(jié) 320
思考與拓展 320
參考文獻(xiàn) 320
第 9 章 先進(jìn)傳感器技術(shù) 324
9．1 傳感器簡(jiǎn)介 324
9．1．1 傳感器概述 324
9．1．2 傳感器的分類及特點(diǎn) 326
9．1．3 常見傳感原理 326
9．2 微機(jī)電系統(tǒng)傳感器 330
9．2．1 微機(jī)電系統(tǒng)的定義 330
9．2．2 微機(jī)電系統(tǒng)技術(shù)的發(fā)展歷史 331
9．2．3 微機(jī)電系統(tǒng)傳感器的應(yīng)用領(lǐng)域 332
9．3 微機(jī)電系統(tǒng)傳感器的設(shè)計(jì) 335
9．3．1 微機(jī)電系統(tǒng)傳感器的設(shè)計(jì)理論 335
9．3．2 微機(jī)電系統(tǒng)傳感器的設(shè)計(jì)流程與方法 340
9．3．3 微機(jī)電系統(tǒng)傳感器的設(shè)計(jì)與仿真軟件 342
9．4 微機(jī)電系統(tǒng)傳感器的制程 343
9．4．1 微機(jī)電系統(tǒng)傳感器材料 343
9．4．2 微機(jī)電系統(tǒng)傳感器的加工工藝 345
9．5 主流微機(jī)電系統(tǒng)傳感器 348
9．5．1 聲學(xué)應(yīng)用：微機(jī)電系統(tǒng)傳聲器 348
9．5．2 光學(xué)應(yīng)用：紅外熱電堆檢測(cè)傳感器 350
9．5．3 電學(xué)應(yīng)用：微機(jī)電系統(tǒng)加速度計(jì) 351
9．6 新型傳感器技術(shù) 352
9．6．1 磁學(xué)傳感器 353
9．6．2 醫(yī)工交叉?zhèn)鞲衅?355
本章小結(jié) 357
思考與拓展 358
參考文獻(xiàn) 358
第 10 章 集成電路設(shè)計(jì)自動(dòng)化技術(shù) 362
10．1 電子設(shè)計(jì)自動(dòng)化技術(shù)簡(jiǎn)介 362
10．1．1 電子設(shè)計(jì)自動(dòng)化技術(shù)的起源 363
10．1．2 電子設(shè)計(jì)自動(dòng)化技術(shù)的發(fā)展現(xiàn)狀 363
10．1．3 常用工具及分類 366
10．2 模擬集成電路設(shè)計(jì)自動(dòng)化 367
10．2．1 庫(kù)文件與器件模型 368
10．2．2 電路設(shè)計(jì)與仿真 372
10．2．3 版圖設(shè)計(jì)與驗(yàn)證 375
10．3 數(shù)字集成電路設(shè)計(jì)自動(dòng)化 381
10．3．1 設(shè)計(jì)流程概述 381
10．3．2 RTL 設(shè)計(jì) 383
10．3．3 邏輯綜合 385
10．3．4 物理設(shè)計(jì) 386
10．4 基于人工智能的 EDA 技術(shù) 395
本章小結(jié) 396
思考與拓展 396
參考文獻(xiàn) 396
中英文術(shù)語(yǔ)對(duì)照表 398