嵌入式軟件的時(shí)間分析：汽車行業(yè)領(lǐng)域的嵌入式軟件理論、分析及實(shí)踐

 
 
第1章  基礎(chǔ)知識(shí) 1
1.1  實(shí)時(shí)系統(tǒng) 1
1.2  階段性的軟件開(kāi)發(fā)模型——V-Model 1
1.3  編譯過(guò)程：從模型到可執(zhí)行文件 3
1.3.1  基于模型的軟件開(kāi)發(fā)和代碼生成 3
1.3.2  C 預(yù)編譯器 3
1.3.3  C 編譯器 5
1.3.4  編譯器執(zhí)行的代碼優(yōu)化 6
1.3.5  匯編器 6
1.3.6  鏈接器 7
1.3.7  定位器 7
1.3.8  鏈接腳本 8
1.3.9  調(diào)試器 10
1.4  總結(jié) 12
第2章  處理器基礎(chǔ)知識(shí) 13
2.1  處理器的構(gòu)造 13
2.1.1  CISC 和 RISC 14
2.1.2  寄存器 14
2.2  代碼執(zhí)行 15
2.3  存儲(chǔ)器尋址及其模式 17
2.3.1  對(duì)數(shù)據(jù)訪問(wèn)重要的尋址模式 18
2.3.2  跳轉(zhuǎn)和調(diào)用的尋址模式 20
2.3.3  選擇尋址模式 20
2.4  等待狀態(tài)，突發(fā)訪問(wèn) 22
2.5  緩存 23
2.5.1  緩存結(jié)構(gòu)和緩存行 24
2.5.2  組相聯(lián)緩存及緩存逐出 25
2.6  流水線 27
2.7  中斷 28
2.8  陷阱／異常 29
2.9  數(shù)據(jù)一致性 29
2.10  對(duì)比桌面處理器， 嵌入式處理器的特點(diǎn) 31
2.11  總結(jié) 32
第3章  操作系統(tǒng) 33
3.1  無(wú)操作系統(tǒng): 無(wú)限循環(huán)加中斷 33
3.1.1  周期中斷的實(shí)現(xiàn)示例 33
3.1.2  輪詢——無(wú)中斷地實(shí)現(xiàn) 34
3.1.3  可擴(kuò)展性 36
3.2  OSEK/VDX 36
3.2.1  任務(wù) 36
3.2.2  中斷 39
3.2.3  ErrorHook 39
3.2.4  基本調(diào)度策略 39
3.3  多任務(wù): 協(xié)作與搶占 41
3.3.1  兩種追蹤的圖示說(shuō)明（示例 1） 41
3.3.2  堆棧消耗（示例 2） 43
3.3.3  確保數(shù)據(jù)一致性 45
3.3.4  協(xié)作式多任務(wù)處理的限制 45
3.3.5  為減少OS_Schedule()調(diào)用而可實(shí)施的優(yōu)化 47
3.3.6  總結(jié) 47
3.4  POSIX 47
3.4.1  進(jìn)程 49
3.4.2  線程 49
3.4.3  POSIX 線程狀態(tài)圖 51
3.4.4  調(diào)度策略 52
3.5  總結(jié) 52
第4章  軟件時(shí)間理論 53
4.1  時(shí)間參數(shù) 53
4.1.1  RTOS 調(diào)度（OSEK、AUTOSAR CP 等）時(shí)間參數(shù) 53
4.1.2  與 POSIX相關(guān)的時(shí)間參數(shù) 58
4.2  統(tǒng)計(jì)參數(shù) 58
4.2.1  小值和值 59
4.2.2  平均值 59
4.2.3  直方圖 60
4.2.4  非定期事件的發(fā)生模式 60
4.3  CPU負(fù)載 61
4.3.1  定義 62
4.3.2  選擇觀測(cè)范圍 64
4.3.3  擴(kuò)增的 CPU 負(fù)載 65
4.3.4  使用后臺(tái)任務(wù)時(shí)的 CPU 負(fù)載 66
4.4  總線負(fù)載 67
4.5  邏輯執(zhí)行時(shí)間 67
4.6  總結(jié) 68
第5章  軟件時(shí)間分析方法 69
5.1  概覽及在不同層面上的分類 69
5.1.1  通信層級(jí) 69
5.1.2  調(diào)度層級(jí) 70
5.1.3  代碼層級(jí) 71
5.2  術(shù)語(yǔ)定義 72
5.2.1  追蹤 72
5.2.2  分析、時(shí)間測(cè)量和（再次）追蹤 72
5.3  靜態(tài)代碼分析 73
5.3.1  基礎(chǔ)功能和工作流 73
5.3.2  用例 75
5.3.3  靜態(tài)代碼分析的限制 76
5.3.4  靜態(tài)代碼分析專家訪談 78
5.4  代碼仿真 80
5.4.1  功能與工作流 80
5.4.2  用例 81
5.4.3  靜態(tài)代碼仿真的限制 82
5.4.4  與代碼仿真領(lǐng)域?qū)＜业脑L談 83
5.5  運(yùn)行時(shí)間測(cè)量 86
5.5.1  基本功能和工作流 86
5.5.2  用例 95
5.5.3  運(yùn)行時(shí)間測(cè)量的限制 96
5.6  基于硬件的追蹤 97
5.6.1  基本功能和工作流 97
5.6.2  用例 99
5.6.3  基于硬件的追蹤的限制 101
5.6.4  基于硬件的追蹤專家訪談 102
5.7  基于軟件方法的追蹤 108
5.7.1  基本功能和工作流 108
5.7.2  用例 115
5.7.3  基于測(cè)量的追蹤的限制 115
5.7.4  基于測(cè)量的追蹤領(lǐng)域?qū)＜以L談 116
5.8  調(diào)度模擬 121
5.8.1  基本功能和工作流 121
5.8.2  用例 124
5.8.3  調(diào)度模擬的限制 124
5.8.4  調(diào)度模擬專家訪談 125
5.9  靜態(tài)調(diào)度分析 127
5.9.1  基本功能和工作流 128
5.9.2  用例 129
5.9.3  靜態(tài)調(diào)度分析的限制 131
5.9.4  靜態(tài)調(diào)度分析專家訪談 131
5.10  使用進(jìn)化算法進(jìn)行優(yōu)化 135
5.11  時(shí)間分析方法在 V-Model中的應(yīng)用 137
第6章  軟件時(shí)間問(wèn)題案例 139
6.1  中斷都是哪來(lái)的? 139
6.2  OSEK ECC：并非選擇 140
6.3  重置17 min后發(fā)生偶發(fā)崩潰 143
6.4  遺漏及重復(fù)的傳感器數(shù)據(jù) 144
6.5  拉著手剎去比賽 149
6.6  實(shí)際測(cè)量得到的 WCET 比靜態(tài)代碼分析得到的更大 150
6.7  有時(shí)候網(wǎng)絡(luò)管理報(bào)文來(lái)得太早了 151
6.8  系列項(xiàng)目中無(wú)間斷的時(shí)間分析 152
6.9  時(shí)間分析使得車廠節(jié)省了1200萬(wàn)歐元 152
6.10  總結(jié) 153
第7章  多核及多ECU環(huán)境下的軟件時(shí)間 154
7.1  多核基礎(chǔ)知識(shí) 154
7.1.1  Amdahl vs.Gustafson——誰(shuí)是對(duì)的？ 155
7.1.2  CPU 核心——同構(gòu)（Homogeneous）、異構(gòu)（Heterogeneous）
還是鎖步（Lock-step）？ 155
7.1.3  鎖步多核 156
7.1.4  英飛凌 AURIX——同類、異類和鎖步 157
7.2  并發(fā)執(zhí)行的多種類型 158
7.2.1  應(yīng)用程序的并行執(zhí)行 158
7.2.2  函數(shù)的并行執(zhí)行 159
7.2.3  指令的并行執(zhí)行 164
7.3  數(shù)據(jù)一致性，Spinlocks 165
7.3.1  確保數(shù)據(jù)一致性的理想解決方案 168
7.3.2  確保數(shù)據(jù)一致性的成本 169
7.4  存儲(chǔ)地址克隆 170
7.5  總結(jié) 172
第8章  軟件運(yùn)行時(shí)間優(yōu)化 174
8.1  調(diào)度層級(jí)的運(yùn)行時(shí)間優(yōu)化 174
8.1.1  防止跨核心通信 174
8.1.2  避免使用 ECC 任務(wù) 174
8.1.3  合理使用異構(gòu)多核處理器 175
8.1.4  避免需要確保數(shù)據(jù)一致性的機(jī)制 175
8.1.5  通過(guò)優(yōu)化偏移實(shí)現(xiàn)周期性任務(wù)的負(fù)載均衡 175
8.1.6  拆分任務(wù) 177
8.1.7  將功能遷移到執(zhí)行頻率較低的任務(wù) 177
8.2  針對(duì)存儲(chǔ)器使用的運(yùn)行時(shí)間優(yōu)化 178
8.2.1  快速存儲(chǔ)器的利用 178
8.2.2  數(shù)據(jù)對(duì)齊 180
8.2.3  代碼對(duì)齊和緩存優(yōu)化 181
8.3  代碼層級(jí)的運(yùn)行時(shí)間優(yōu)化 182
8.3.1  優(yōu)化頻繁調(diào)用的小函數(shù) 184
8.3.2  優(yōu)化根函數(shù)sqrt  184
8.3.3  AURIX的線性內(nèi)核 ID  187
8.3.4  計(jì)算至達(dá)到飽和 190
8.3.5  處理器特定的通用指令 191
8.3.6  編譯器優(yōu)化 192
8.4  運(yùn)行時(shí)間優(yōu)化總結(jié)與指南 199
第9章  開(kāi)發(fā)過(guò)程中的方法技巧 202
9.1  與時(shí)間相關(guān)的各種需求 202
9.1.1  時(shí)間需求 202
9.1.2  對(duì)于方法和工具的需求 207
9.1.3  通用需求模板 208
9.2  開(kāi)發(fā)期間的協(xié)作 209
9.3  軟件運(yùn)行時(shí)間概念、調(diào)度設(shè)計(jì)和操作系統(tǒng)配置 210
9.4  軟件運(yùn)行時(shí)間調(diào)試 210
9.5  運(yùn)行時(shí)間優(yōu)化 211
9.6  時(shí)間驗(yàn)證 211
9.6.1  測(cè)試階段“分析” 212
9.6.2  測(cè)試階段“POI（興趣點(diǎn)）追蹤” 212
9.6.3  測(cè)試階段“情況” 212
9.6.4  測(cè)試階段“憑經(jīng)驗(yàn)確定空間” 212
9.7  盡早考慮后期的功能 213
9.8  終產(chǎn)品中的時(shí)間監(jiān)測(cè) 214
9.9  一個(gè)好例子：Vitesco Technologies出品的CoReMa 215
9.10  總結(jié) 216
第10章  AUTOSAR 218
10.1  AUTOSAR CP 219
10.1.1  功能架構(gòu) 219
10.1.2  軟件架構(gòu)、SW-C 定義和 VFB  219
10.1.3  RTE 220
10.1.4  實(shí)現(xiàn)、系統(tǒng)配置和 Runnable  221
10.2  AUTOSAR AP 221
10.2.1  功能架構(gòu) 221
10.2.2  軟件架構(gòu) AA 221
10.2.3  實(shí)現(xiàn)與系統(tǒng)配置 223
10.2.4  部署 224
10.2.5  執(zhí)行管理和執(zhí)行客戶端 224
10.2.6  確定性執(zhí)行和確定性客戶端 224
10.2.7  POSIX調(diào)度 226
10.2.8  AUTOSARAP中的時(shí)間 227
10.3  AUTOSAR時(shí)間擴(kuò)展TIMEX 229
10.3.1  目標(biāo) 229
10.3.2  事件和事件鏈 229
10.3.3  TIMEX 要求類型 230
10.3.4  AUTOSAR/TIMEX 視角 230
10.4  AUTOSAR/ASAM 運(yùn)行時(shí)間接口 ARTI  231
10.4.1  AUTOSAR ARTI  232
10.4.2  ASAM ARTI 233
10.5  技術(shù)報(bào)告“時(shí)間分析” 233
10.6  總結(jié) 234
第11章  功能安全，ISO 26262  235
11.1  基礎(chǔ)知識(shí) 235
11.1.1  風(fēng)險(xiǎn) 235
11.1.2  SIL——安全完整性等級(jí) 235
11.1.3  脫離上下文、在上下文中、經(jīng)使用驗(yàn)證 236
11.2  安全標(biāo)準(zhǔn)、時(shí)間及時(shí)間驗(yàn)證 237
11.3  時(shí)間安全所需工具 238
11.4  法律方面的考量 239
11.5  總結(jié) 240
第12章  前景 241
致謝 242
參考文獻(xiàn) 243
 
                       
??
??
??