電子器件的電離輻射效應(yīng)：從存儲(chǔ)器到圖像傳感器

第1章 電子器件輻射效應(yīng)介紹
1.1 引言
1.2 輻射效應(yīng)
1.2.1 空間
1.2.2 地球環(huán)境
1.2.3 人造輻射
1.3 電離總劑量效應(yīng)
1.3.1 金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管（MOSFET）
1.3.2 雙極器件
1.4 位移損傷
1.5 單粒子效應(yīng)
1.6 小結(jié)
參考文獻(xiàn)
第2章 輻射效應(yīng)的蒙特卡羅仿真
2.1 引言
2.2 蒙特卡羅方法簡史
2.3 蒙特卡羅方法的定義
2.4 蒙特卡羅方法模擬半導(dǎo)體器件輻射效應(yīng)的研究
2.4.1 單粒子效應(yīng)
2.4.2 總劑量效應(yīng)
2.4.3 位移損傷劑量效應(yīng)
2.5 輻射輸運(yùn)的蒙特卡羅仿真
2.5.1 蒙特卡羅方法輻射輸運(yùn)和相互作用的定義
2.5.2 需要考慮的粒子和相互作用
2.5.3 電子輸運(yùn)：簡史和截止能量
2.5.4 方差減小技術(shù)
2.5.5 輻射輸運(yùn)蒙特卡羅仿真應(yīng)用總結(jié)
2.6 蒙特卡羅工具示例
2.6.1 蒙特卡羅N粒子輸運(yùn)碼
2.6.2 Geant
2.6.3 FLUKA
2.6.4 粒子和重離子輸運(yùn)碼系統(tǒng)（PHITS）
2.7 小結(jié)
參考文獻(xiàn)
第3章 10nm級(jí)CMOS工藝制程SRAM多翻轉(zhuǎn)的完整指南
3.1 引言
3.2 實(shí)驗(yàn)裝置
3.2.1 計(jì)數(shù)多翻轉(zhuǎn)的測試算法的重要性
3.2.2 測試設(shè)施
3.2.3 測試器件
3.3 實(shí)驗(yàn)結(jié)果
3.3.1 MCU與輻射源的關(guān)系
3.3.2 MCU和阱工藝的關(guān)系：三阱的采用
3.3.3 MCU與重離子實(shí)驗(yàn)中入射角的關(guān)系
3.3.4 MCU與工藝特征尺寸的關(guān)系
3.3.5 MCU與設(shè)計(jì)的關(guān)系：阱接觸密度
3.3.6 MCU與電源電壓的關(guān)系
3.3.7 MCU與溫度的關(guān)系
3.3.8 MCU與位單元架構(gòu)的關(guān)系
3.3.9 MCU與測試位置（LANSCE和TRIUMF）的關(guān)系
3.3.10 MCU與襯底的關(guān)系：體硅和絕緣體上硅
3.3.11 MCU與測試數(shù)據(jù)的關(guān)系
3.4 MCU發(fā)生的3D TCAD建模
3.4.1 有三阱工藝中的雙極效應(yīng)
3.4.2 針對先進(jìn)工藝優(yōu)化敏感區(qū)域
3.5 一般性結(jié)論：影響MCU敏感度因素的排序
3.5.1 SEE敏感區(qū)域版圖
附錄3A
參考文獻(xiàn)
第4章 動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器中的輻射效應(yīng)
4.1 引言
4.2 動(dòng)態(tài)隨機(jī)存儲(chǔ)器基礎(chǔ)
4.2.1 工作原理
4.2.2 動(dòng)態(tài)隨機(jī)存儲(chǔ)器的類型
4.3 輻照效應(yīng)
4.3.1 單粒子效應(yīng)（SEE）
4.3.2 總劑量效應(yīng)
4.4 小結(jié)
參考文獻(xiàn)
第5章 閃存中的輻射效應(yīng)
5.1 引言
5.2 浮柵技術(shù)
5.3 浮柵單元的輻照效應(yīng)
5.3.1 總劑量輻照引起的位錯(cuò)誤
5.3.2 單粒子效應(yīng)引起的位錯(cuò)誤
5.4 外圍電路中的輻照效應(yīng)
5.4.1 電離總劑量效應(yīng)
5.4.2 單粒子效應(yīng)
5.5 小結(jié)
參考文獻(xiàn)
第6章 微處理器的輻射效應(yīng)
6.1 引言
6.1.1 軟錯(cuò)誤機(jī)制與作用電路
6.1.2 章節(jié)概述與結(jié)構(gòu)
6.2 微處理器結(jié)構(gòu)
6.2.1 流水線、隨機(jī)狀態(tài)和結(jié)構(gòu)狀態(tài)
6.2.2 時(shí)鐘分布和I/O
6.2.3 SoC電路
6.3 微處理器常見輻射效應(yīng)
6.4 微處理器中的單粒子效應(yīng)
6.4.1 緩存中的單粒子效應(yīng)
6.4.2 寄存器中的單粒子效應(yīng)
6.4.3 流水線和執(zhí)行單元中的單粒子效應(yīng)
6.4.4 頻率相關(guān)性
6.4.5 溫度效應(yīng)
6.5 專題討論
6.5.1 SEE測試中的激勵(lì)源設(shè)計(jì)
6.5.2 利用最敏感組件探測SEE
6.5.3 片上網(wǎng)絡(luò)和通信
6.5.4 微處理器中的多位翻轉(zhuǎn)（MBU）和角度效應(yīng)
6.5.5 加固微處理器的輻射響應(yīng)行為
6.5.6 復(fù)雜系統(tǒng)的測試
6.5.7 評估系統(tǒng)響應(yīng)
6.6 小結(jié)
參考文獻(xiàn)
第7章 鎖存器和觸發(fā)器的軟錯(cuò)誤加固設(shè)計(jì)
7.1 引言
7.1.1 未加固的鎖存器和觸發(fā)器
7.1.2 單粒子翻轉(zhuǎn)的機(jī)制
7.1.3 工藝加固
7.2 鎖存器和觸發(fā)器的軟錯(cuò)誤電路加固設(shè)計(jì)技術(shù)
7.2.1 電路冗余技術(shù)
7.2.2 時(shí)間冗余技術(shù)
7.2.3 綜合加固策略
7.2.4 延遲單元電路
7.2.5 分類和比較
7.3 電路級(jí)加固分析技術(shù)
7.3.1 電路仿真建模
7.3.2 多節(jié)點(diǎn)電荷收集（MNCC）的加固技術(shù)
7.4 小結(jié)
參考文獻(xiàn)
第8章 利用三模冗余電路保證SRAM型FPGA加固效果
8.1 引言
8.2 FPGA中單粒子翻轉(zhuǎn)（SEU）和多單元翻轉(zhuǎn)（MCU）數(shù)據(jù)概述
8.3 受TMR保護(hù)的FPGA電路
8.3.1 電路設(shè)計(jì)問題
8.3.2 條件約束問題
8.3.3 電路結(jié)構(gòu)問題
8.4 跨域錯(cuò)誤（DCE）
8.4.1 測試方法和設(shè)置
8.4.2 錯(cuò)誤注入和加速器測試結(jié)果
8.4.3 結(jié)果與討論
8.4.4 DCE的概率
8.5 SBU與MCU的探測及設(shè)計(jì)難題
8.5.1 相關(guān)工作
8.5.2 STARC概述
8.5.3 案例研究：面積約束下優(yōu)化可靠性
8.6 小結(jié)
參考文獻(xiàn)
第9章 模擬與混合信號(hào)集成電路的單粒子加固技術(shù)
9.1 引言
9.2 電荷收集減少
9.2.1 襯底工程
9.2.2 版圖加固技術(shù)
9.3 臨界電荷減少
9.3.1 冗余技術(shù)
9.3.2 平均技術(shù)（模擬冗余技術(shù)）
9.3.3 電阻去耦技