射頻集成電路設(shè)計

目錄
第1章　噪聲　1
1.1　電阻噪聲　3
1.2　MOSFET中的噪聲　3
1.3　熱噪聲的分布　5
參考文獻　9
第2章　低噪聲放大器　11
2.1　接收部分結(jié)構(gòu)和接收功率強度　13
2.2　噪聲系數(shù)和輸入?yún)⒖荚肼暋?3
2.3　級聯(lián)連接結(jié)構(gòu)的接收機的噪聲　14
2.4　接收信號和噪聲電平的關(guān)系　15
2.5　輸入輸出匹配　18
2.6　LNA輸入阻抗的史密斯圓圖軌跡　21
2.7　共源共柵結(jié)構(gòu)的LNA　22
2.8　寄生元件的影響　23
2.9　放大器的輸出噪聲　26
2.10　等噪聲系數(shù)圓、等增益圓　28
2.11　電路的非線性　31
2.12　噪聲消除型LNA　35
參考文獻　39
第3章　混頻器　41
3.1　頻率變換的原理　43
3.2　鏡頻信號　43
3.3　鏡頻抑制混頻器　45
3.4　鏡頻抑制度　46
3.5　相位差π/2（90°）的信號產(chǎn)生電路　48
3.5.1　多相濾波器　48
3.5.2　使用觸發(fā)器的電路　51
3.6　混頻器的具體例子　51
3.6.1　無源混頻器　52
3.6.2　無源混頻器的噪聲　54
3.6.3　有源混頻器的轉(zhuǎn)換增益　57
3.6.4　有源混頻器的噪聲　59
3.7　諧波抑制混頻器　61
3.8　*新的混頻器　63
參考文獻　68
第4章　壓控振蕩器　69
4.1　LC振蕩器的起振條件　71
4.2　相位噪聲　75
4.3　其他噪聲的路徑（上變頻）及噪聲抑制電路　78
4.4　相位噪聲對接收時的影響　81
4.5　VCO電路結(jié)構(gòu)的例子　83
4.6　正交VCO　87
4.7　注入同步VCO　89
參考文獻　96
第5章　鎖相環(huán)　97
5.1　整數(shù)分頻PLL　99
5.1.1　分頻器　99
5.1.2　鑒相器　101
5.1.3　PLL傳遞函數(shù)和環(huán)路濾波器　108
5.1.4　PLL環(huán)路濾波器的安裝　117
5.1.5　PLL的頻率響應(yīng)　118
5.1.6　噪聲源和相位噪聲　122
5.2　分數(shù)分頻PLL　124
5.2.1　理想的分數(shù)分頻　125
5.2.2　ΣΔ調(diào)制器和分頻比的隨機化　126
5.2.3　MASH　131
5.2.4　累加器的位數(shù)和雜散（spurious）　134
5.2.5　使用ΣΔ調(diào)制器的分數(shù)分頻PLL示例　135
5.2.6　PLL的分數(shù)分頻傳遞函數(shù)和相位噪聲特性　136
5.3　全數(shù)字PLL　140
5.3.1　數(shù)控振蕩器　140
5.3.2　ΣΔ調(diào)制器　143
5.3.3　相位比較　146
5.3.4　時間數(shù)字轉(zhuǎn)換器　148
5.3.5　PLL傳遞函數(shù)和數(shù)字環(huán)路濾波器　153
5.3.6　ADPLL的相位噪聲　155
參考文獻　159
第6章　模擬基帶　161
6.1　濾波器特性和模擬基帶信號　163
6.2　gmC濾波器　166
6.2.1　單相輸入/單相輸出gm放大器　166
6.2.2　差分輸入gm放大器　168
6.2.3　gmC濾波器　176
6.2.4　典型的濾波器特性　183
6.2.5　濾波器特性自動調(diào)整電路　184
6.3　離散時間濾波器　186
6.3.1　使用開關(guān)電容的離散時間濾波器　186
6.3.2　占空比控制離散時間濾波器　192
6.4　基帶放大器　193
參考文獻　195
第7章　接收機的設(shè)計　197
7.1　接收機架構(gòu)　199
7.2　電平設(shè)計　202
7.3　模擬電路的缺陷對解調(diào)性能的影響　205
參考文獻　209
第8章　發(fā)射機的設(shè)計　211
8.1　收發(fā)機的整體配置　213
8.2　發(fā)射機性能指標　214
8.3　發(fā)射機架構(gòu)　214
8.4　發(fā)射信號對接收性能的影響（SAW濾波器的必要性）　216
8.5　低噪聲驅(qū)動放大器設(shè)計　220
8.6　功率放大器　221
8.7　低失真高效率化方法　234
8.8　天線開關(guān)　239
8.9　環(huán)行器　246
參考文獻　252