Altium Designer 22電路設(shè)計與仿真實戰(zhàn)從入門到精通

第 1章 Altium Designer 22概述 001
1.1　Altium Designer 22的新功能 002
1.2　熟悉Altium Designer 22的開發(fā)環(huán)境 004
1.2.1　主菜單 005
1.2.2　活躍工具欄 006
1.2.3　快速訪問工具欄 006
1.2.4　狀態(tài)欄 006
1.2.5　打開文檔和活躍文檔 006
1.2.6　【優(yōu)選項】對話框 007
1.2.7　項目和文件導(dǎo)航欄 007
1.2.8　面板 008
1.2.9　提示信息 008
1.2.10　許可證授權(quán) 009
1.2.11　軟件擴展和更新 009
1.2.12　獲取幫助信息 009
1.2.13　Altium Designer 22設(shè)計術(shù)語表 009
第 2章 原理圖設(shè)計 011
2.1　電路設(shè)計的通用流程 011
2.2　創(chuàng)建新項目 014
2.3　添加原理圖 015
2.4　設(shè)置文檔屬性 016
2.5　搜索元器件 016
2.5.1　獲取搜索結(jié)果 016
2.5.2　查找無線電發(fā)射機元器件 017
2.6　放置無線電發(fā)射機元器件 025
2.7　原理圖連線 028
2.8　設(shè)置項目選項和動態(tài)編譯 029
2.9　檢查原理圖的電氣特性 029
2.10　項目驗證與錯誤檢查 033
第3章 PCB版圖設(shè)計 035
3.1　創(chuàng)建新的PCB文件 035
3.2　設(shè)置PCB的位置和尺寸 036
3.3　設(shè)置默認(rèn)屬性值 039
3.4　遷移設(shè)計 040
3.5　設(shè)置圖層的顯示方式 041
3.6　柵格設(shè)置 044
3.7　設(shè)置設(shè)計規(guī)則 046
3.8　元器件定位和放置 052
3.9　交互式布線 055
3.10　PCB設(shè)計驗證 061
3.10.1　設(shè)置違規(guī)顯示方式 062
3.10.2　設(shè)置設(shè)計規(guī)則檢查器 063
3.10.3　運行DRC 064
3.10.4　定位錯誤 066
3.11　項目輸出 072
3.11.1　輸出文檔種類 072
3.11.2　獨立的輸出作業(yè)文件 073
3.11.3　設(shè)置Gerber文件 074
3.11.4　設(shè)置生成驗證報告 077
3.11.5　設(shè)置物料清單 077
3.11.6　輸出物料清單 079
3.12　項目發(fā)布 080
3.13　查看項目歷史 082
3.14　在Web Viewer界面中查看項目 083
3.15　文件批注 085
3.16　項目共享 085
第4章 制作元器件庫 088
4.1　原理圖庫的制作 089
4.1.1　準(zhǔn)備階段 090
4.1.2　創(chuàng)建原理圖符號 090
4.1.3　編輯原理圖符號 092
4.1.4　設(shè)置引腳屬性 092
4.1.5　利用面板創(chuàng)建原理圖符號 094
4.1.6　定義符號屬性 094
4.1.7　原理圖符號生成工具 095
4.2　PCB封裝庫的制作 096
4.2.1　手動創(chuàng)建元器件的PCB封裝 097
4.2.2　利用IPC兼容的封裝向?qū)?chuàng)建元器件封裝 098
4.2.3　利用IPC封裝批量生成器創(chuàng)建元器件封裝 099
4.2.4　利用封裝向?qū)?chuàng)建元器件封裝 100
4.2.5　創(chuàng)建異形焊盤 100
4.2.6　位號和批注字符串 101
4.2.7　驗證元器件的封裝 102
4.2.8　更新PCB封裝庫 102
4.2.9　將創(chuàng)建好的元器件封裝發(fā)布到服務(wù)器上 103
4.3　集成庫的制作 103
4.3.1　集成庫的優(yōu)點 103
4.3.2　創(chuàng)建集成庫 104
4.3.3　根據(jù)項目文件創(chuàng)建集成庫文件包 107
4.3.4　修改集成庫 108
4.3.5　集成庫反編譯 108
第5章 信號完整性分析 110
5.1　SI簡介 110
5.1.1　對只有原理圖的項目進(jìn)行SI分析 111
5.1.2　對項目的PCB文檔進(jìn)行SI分析 111
5.2　前期準(zhǔn)備工作 112
5.2.1　使用【Model Assignments】對話框添加SI模型 112
5.2.2　使用【Model Assignments】對話框修改元器件模型 113
5.2.3　保存模型 114
5.2.4　手動為元器件添加SI模型 114
5.2.5　設(shè)置被動元器件 115
5.2.6　設(shè)置IC 115
5.2.7　導(dǎo)入IBIS文件 115
5.2.8　編輯引腳模型 115
5.3　原理圖中的SI設(shè)計規(guī)則 116
5.4　信號激勵設(shè)計規(guī)則 117
5.5　PCB的SI設(shè)計規(guī)則 118
5.6　設(shè)置SI設(shè)置選項 119
5.7　僅原理圖模式下的SI設(shè)置選項 119
5.7.1　使用【Signal Integrity】面板 119
5.7.2　查看篩選結(jié)果 119
5.7.3　選項設(shè)置 121
5.7.4　設(shè)置公差 122
5.8　選定待分析的網(wǎng)絡(luò) 123
5.8.1　選擇待分析的網(wǎng)絡(luò) 123
5.8.2　設(shè)置被干擾源網(wǎng)絡(luò)和干擾源網(wǎng)絡(luò) 123
5.8.3　設(shè)置雙向引腳的方向 123
5.8.4　編輯緩沖區(qū) 124
5.8.5　終端 124
5.8.6　在原理圖上放置終端 125
5.9　進(jìn)行SI分析 125
5.9.1　反射 126
5.9.2　串?dāng)_ 126
5.9.3　使用【W(wǎng)aveform Analysis】窗口 126
5.10　【W(wǎng)aveform Analysis】窗口 127
5.10.1　文檔選項 127
5.10.2　選擇波形 128
5.10.3　在自定義的坐標(biāo)圖中查看波形 128
5.10.4　向坐標(biāo)圖中添加波形 128
5.10.5　編輯新波形 129
5.10.6　保存和召回波形 129
5.10.7　創(chuàng)建新圖表 129
5.10.8　創(chuàng)建FFT圖表 129
5.10.9　創(chuàng)建新坐標(biāo)圖 130
5.10.10　使用【Sim Data】面板 131
第6章 混合信號仿真 132
6.1　SPICE簡介 132
6.2　信號源 134
6.3　通用仿真流程 139
6.3.1　準(zhǔn)備工作 139
6.3.2　運行所有分析 151
6.3.3　仿真結(jié)果測量 152
6.4　仿真原理圖設(shè)計 154
6.4.1　仿真儀表板 154
6.4.2　成功實現(xiàn)電路仿真的必要條件 155
6.4.3　原理圖中元器件的獲取 156
6.4.4　為原理圖中的元器件添加仿真模型 160
6.5　運行仿真 164
6.6　結(jié)果顯示和分析 165
6.7　使用繪圖 166
6.7.1　測量游標(biāo) 168
6.7.2　定義數(shù)學(xué)表達(dá)式 169
6.7.3　添加新坐標(biāo)圖 169
6.8　SPICE網(wǎng)表 170
第7章 高速PCB設(shè)計 175
7.1　高速PCB設(shè)計簡介 175
7.2　高速PCB堆疊設(shè)計和阻抗計算 176
7.2.1　PCB材料選擇、層數(shù)目和板材厚度 176
7.2.2　電氣系統(tǒng)中的傳輸線損耗 177
7.2.3　不同射頻PCB材料的比較 179
7.2.4　高速PCB的阻抗控制 181
7.3　高速PCB設(shè)計的注意事項 183
7.3.1　高速PCB的布局規(guī)劃 183
7.3.2　SI設(shè)計 183
7.3.3　高速PCB布線 184
7.3.4　PI 184
第8章 PWM信號電機驅(qū)動 185
8.1　繪制原理圖 185
8.1.1　創(chuàng)建新項目 186
8.1.2　添加原理圖 186
8.1.3　設(shè)置文檔屬性 187
8.1.4　查找并獲取元器件 187
8.1.5　放置元器件 188
8.1.6　原理圖連線 189
8.1.7　動態(tài)編譯 189
8.1.8　設(shè)置錯誤檢查條件 189
8.1.9　進(jìn)行項目驗證與錯誤檢查 192
8.2　繪制PCB版圖 192
8.2.1　創(chuàng)建PCB文件 192
8.2.2　設(shè)置PCB的形狀和位置 192
8.2.3　設(shè)置PCB的默認(rèn)屬性 193
8.2.4　遷移設(shè)計 193
8.2.5　設(shè)置圖層顯示方式 194
8.2.6　柵格設(shè)置 194
8.2.7　設(shè)置設(shè)計規(guī)則 194
8.2.8　元器件定位和放置 195
8.2.9　交互式布線 196
8.3　PCB設(shè)計驗證 197
8.3.1　設(shè)置違規(guī)顯示方式 197
8.3.2　設(shè)置設(shè)計規(guī)則檢查器 197
8.3.3　運行DRC 197
8.3.4　定位錯誤 197
8.4　項目輸出 197
8.4.1　創(chuàng)建輸出作業(yè)文件 197
8.4.2　設(shè)置Gerber文件 198
8.4.3　設(shè)置物料清單 198
8.4.4　輸出物料清單 198
8.5　項目發(fā)布 198
第9章 STM32單片機控制系統(tǒng) 199
9.1　繪制原理圖 199
9.1.1　創(chuàng)建新項目 200
9.1.2　添加原理圖 200
9.1.3　設(shè)置文檔屬性 200
9.1.4　查找并獲取元器件 201
9.1.5　放置元器件 201
9.1.6　原理圖連線 202
9.1.7　動態(tài)編譯 203
9.1.8　設(shè)置錯誤檢查條件 203
9.1.9　進(jìn)行項目驗證與錯誤檢查 205
9.2　繪制PCB版圖 205
9.2.1　創(chuàng)建PCB文件 205
9.2.2　設(shè)置PCB的形狀和位置 206
9.2.3　設(shè)置PCB的默認(rèn)屬性 206
9.2.4　遷移設(shè)計 206
9.2.5　設(shè)置圖層顯示方式 207
9.2.6　柵格設(shè)置 207
9.2.7　設(shè)置設(shè)計規(guī)則 208
9.2.8　元器件定位和放置 209
9.2.9　交互式布線 210
9.3　PCB設(shè)計驗證 210
9.3.1　設(shè)置違規(guī)顯示方式 210
9.3.2　設(shè)置設(shè)計規(guī)則檢查器 211
9.3.3　運行DRC 211
9.3.4　定位錯誤 211
9.4　項目輸出 211
9.4.1　創(chuàng)建輸出作業(yè)文件 211
9.4.2　設(shè)置Gerber文件 211
9.4.3　設(shè)置物料清單 211
9.4.4　輸出物料清單 212
9.5　項目發(fā)布 213
第 10章 SAM V71仿真開發(fā)板 214
10.1　繪制原理圖 214
10.1.1　創(chuàng)建新項目 215
10.1.2　添加原理圖 215
10.1.3　設(shè)置文檔屬性 215
10.1.4　繪制頂層原理圖 216
10.1.5　查找并獲取元器件 218
10.1.6　放置元器件 219
10.1.7　原理圖連線 219
10.1.8　動態(tài)編譯 221
10.1.9　設(shè)置錯誤檢查條件 221
10.1.10　進(jìn)行項目驗證與錯誤檢查 223
10.2　繪制PCB版圖 223
10.2.1　創(chuàng)建PCB文件 223
10.2.2　設(shè)置PCB的形狀和位置 223
10.2.3　設(shè)置PCB的默認(rèn)屬性 224
10.2.4　遷移設(shè)計 224
10.2.5　設(shè)置圖層顯示方式 224
10.2.6　柵格設(shè)置 226
10.2.7　設(shè)置設(shè)計規(guī)則 226
10.2.8　元器件定位和放置 227
10.2.9　交互式布線 228
10.3　PCB設(shè)計驗證 229
10.3.1　設(shè)置違規(guī)顯示方式 229
10.3.2　設(shè)置設(shè)計規(guī)則檢查器 229
10.3.3　運行DRC 230
10.3.4　定位錯誤 230
10.4　項目輸出 230
10.4.1　創(chuàng)建輸出作業(yè)文件 230
10.4.2　設(shè)置Gerber文件 230
10.4.3　設(shè)置物料清單 230
10.4.4　輸出物料清單 230
10.5　項目發(fā)布 232