數(shù)字IC設計入門（微課視頻版）

定　價：￥109.00

作　者：	白櫟旸
出版社：	清華大學出版社
叢編項：
標　簽：	暫缺

購買這本書可以去

當當網(wǎng) (￥81.70)

ISBN：	9787302635031	出版時間：	2023-09-01	包裝：	平裝-膠訂
開本：	16開	頁數(shù)：		字數(shù)：

內容簡介

　　本書旨在向廣大有志于投身芯片設計行業(yè)的人士及正在從事芯片設計的工程師普及芯片設計知識和工作方法，使其更加了解芯片行業(yè)的分工與動向。本書共分9個章節(jié)，從多角度透視芯片設計，特別是數(shù)字芯片設計的流程、工具、設計方法、仿真方法等環(huán)節(jié)。憑借作者多年業(yè)內經(jīng)驗，針對IC新人關心的諸多問題，為其提供了提升個人能力，選擇職業(yè)方向的具體指導。本書第1章是對IC設計行業(yè)的整體概述，并解答了IC新人普遍關心的若干問題。第2章和第3章分別對數(shù)字IC的設計方法和仿真驗證方法進行了詳細闡述，力圖介紹實用、規(guī)范的設計和仿真方法，避免了Verilog語法書中簡單的語法堆砌及填鴨式的灌輸。第4章是在前兩章的基礎上，通過實例進一步闡述設計方法中的精髓。第5章詳細介紹了作為當今數(shù)字芯片主流的SoC芯片架構和設計方法，并對比了非SoC架構的設計，無論對SoC芯片還是非SoC芯片設計都極具參考價值。第6章介紹了3種常用的通信接口協(xié)議，同時也可以作為IC設計方法的總結和練習。第7章介紹了數(shù)字IC設計必須具備的電路綜合知識和時序約束知識。第8章對數(shù)字IC設計中常用工具及其操作方法進行了介紹，能夠幫助新人快速上手。第9章總結歸納了一些學習數(shù)字IC設計的方法及如何進行職業(yè)發(fā)展方向的規(guī)劃等熱點問題。書中的一些重點內容和實操環(huán)境，都配有視頻予以詳細講解，能夠幫助讀者更深入地掌握書中內容。本書可作為數(shù)字芯片設計的科普書，供希望進入該行業(yè)的人士或希望了解芯片界動向的人力資源行業(yè)人士及芯片創(chuàng)業(yè)者閱讀。也可作為技術參考書，供學習和從事設計的學生和工程師閱讀。

作者簡介

　　白櫟旸，廈門大學通信系碩士，芯片設計與算法工程師，WiFi芯片算法負責人。先后供職于多家國內知名芯片公司和創(chuàng)業(yè)團隊，從事數(shù)字電路架構和算法設計工作，具有豐富的數(shù)字設計經(jīng)驗和算法經(jīng)驗，以及長期與模擬設計團隊聯(lián)合設計數(shù)?；旌想娐返慕?jīng)驗，擅長射頻電路相關數(shù)字校準算法設計及SoC芯片的架構設計，主持研發(fā)的芯片累積產(chǎn)量已達上億顆。作為第一發(fā)明人已獲授權的國家發(fā)明專利共4項。移知課程“從算法到RTL實現(xiàn)”主講人。

圖書目錄

目錄

本書源代碼
第1章IC設計行業(yè)概述
1.1IC設計公司的分類
1.2數(shù)字IC設計流程
1.3模擬IC設計流程
1.4芯片整體規(guī)劃
1.5IC設計工具
1.6IC設計公司的分工和職位
1.7選擇設計還是驗證
1.8模擬IC設計與數(shù)字IC設計的區(qū)別
1.9數(shù)字IC設計與FPGA開發(fā)的區(qū)別
1.10芯片設計的未來發(fā)展趨勢
1.11關于本書描述方法的約定
第2章基于Verilog的數(shù)字IC設計方法（162min）
2.1數(shù)字器件與Verilog語法的關系
2.2可綜合的Verilog設計語法
2.3對寄存器的深度解讀
2.4阻塞與非阻塞賦值的區(qū)別
2.5組合邏輯的表達方式
2.6組合邏輯中的選擇器
2.7Verilog中的for循環(huán)
2.8邏輯運算符號優(yōu)先級
2.9組合邏輯與時序邏輯混合表達
2.10Verilog中數(shù)值的表示方法
2.11信號的狀態(tài)類型
2.12電平信號與脈沖信號
2.13對信號打拍就是保留歷史的記憶
2.14驅動和負載
2.15Verilog中模塊和信號的聲明方式及模塊例化方法
2.16Verilog的注釋和換行方法
2.17帶參數(shù)的Verilog
2.18Verilog中的宏定義
2.19function的使用
2.20狀態(tài)機設計
2.21電路的時序
2.22流水線設計方法
2.23跨時鐘域異步處理方法
2.24時鐘和復位信號的起源
2.25異步復位同步釋放原則
2.26無毛刺的時鐘切換電路
2.27組合環(huán)
2.28RTL的前向設計法和后向設計法
2.29自頂向下的設計和自底向上的設計
2.30原理圖和時序圖
2.31在時序邏輯和組合邏輯之間選擇
2.32signed聲明的妙用
2.33數(shù)字邏輯中浮點數(shù)值的定點化方法
2.34運算的溢出與保護
2.35在RTL中插入DFT的方法
2.36需要進行元器件例化的幾種情況
2.37對于大的扇入和扇出的處理
2.38低功耗設計方法
2.39用IP“攢”一顆芯片
2.40設計規(guī)范和習慣
2.41數(shù)字電路的布局布線流程簡介
第3章仿真方法（112min）
3.1設計者仿真與驗證工作的區(qū)別
3.2仿真平臺的一般架構
3.3Verilog和System Verilog
3.4Testbench文件的基本結構
3.5時鐘和復位的產(chǎn)生
3.6靈活的等待方式
3.7信號類型的擴展和強制轉換
3.8log的打印
3.9內建功能函數(shù)
3.10仿真器也會出錯
3.11前仿中的真相與假象
3.12從DUT中直接獲取信號
3.13數(shù)據(jù)預讀取
3.14將仿真數(shù)據(jù)以文本形式輸出
3.15并行處理的方法
3.16建立模型的方法
3.17task的使用
3.18雙向驅動線的處理
3.19靈活的數(shù)組尋址
3.20通過腳本控制TB行為
3.21下載波形的語句
3.22VCS工具的仿真設置
3.23ModelSim工具的仿真設置
3.24Incisive工具的仿真設置
3.25隨機數(shù)
3.26后仿設置
3.27仿真案例的管理方法
3.28覆蓋率統(tǒng)計
3.29學會Debug思維
3.30驗證方法學簡介
3.31斷言簡介
3.32仿真和實驗
第4章基礎模塊設計舉例（83min）
4.1計數(shù)器的設計
4.2同步FIFO的設計
4.3異步FIFO的設計
第5章SoC芯片設計（164min）
5.1SoC架構
5.2關于CPU的一些概念
5.3簡單SoC結構及存儲器類型
5.4SoC芯片中常用的外圍設備
5.5SoC內部程序的運行過程
5.6程序的分散加載
5.7SoC芯片程序的燒寫方式
5.8SoC芯片的參數(shù)校準
5.9SoC芯片的上電異常保護
5.10ARM CortexM0介紹
5.11中斷機制
5.12SCS配置
5.13ARM CortexM0的集成
5.14通過軟件驗證設計
5.15產(chǎn)品級芯片集成
5.16AHB總線協(xié)議
5.17AHB設備的設計
5.18APB總線協(xié)議
5.19APB設備的設計
5.20SoC芯片時鐘與復位信號的設計
5.21SoC芯片的休眠策略設計
5.22SysTick的集成和使用
5.23非SoC架構的芯片
第6章簡單接口協(xié)議及設計（72min）
6.1SPI
6.2I2C
6.3UART
第7章綜合環(huán)境的搭建和時序約束（141min）
7.1TCL基本語法
7.2綜合環(huán)境的搭建
7.3時序分析基礎
7.4時序約束
7.5綜合時序分析與后端時序分析的異同
第8章設計工具介紹（15min）
8.1Gvim
8.2Spyglass
8.3Formality
8.4Perl
第9章數(shù)字IC工程師的成長與提高
9.1學習方法
9.2選擇合適的方向
9.3數(shù)字工程師與模擬工程師的協(xié)作
9.4數(shù)字工程師與軟件工程師的協(xié)作
9.5寫在最后