微機(jī)原理及應(yīng)用（第2版）

第1章　微型計(jì)算機(jī)運(yùn)算基礎(chǔ)知識 1
1.1　微型計(jì)算機(jī)的發(fā)展 1
1.1.1　計(jì)算機(jī)的發(fā)展概況 1
1.1.2　微處理器及微機(jī)的發(fā)展 1
1.2　計(jì)算機(jī)中的數(shù)制 4
1.2.1　數(shù)制 4
1.2.2　不同數(shù)制之間的轉(zhuǎn)換 6
1.3　定點(diǎn)數(shù) 7
1.3.1　定點(diǎn)數(shù)的表示法 7
1.3.2　定點(diǎn)數(shù)的原碼、反碼與補(bǔ)碼 7
1.4　IEEE 754標(biāo)準(zhǔn)浮點(diǎn)數(shù) 11
1.4.1　浮點(diǎn)數(shù)的表示法 11
1.4.2　浮點(diǎn)數(shù)的規(guī)格化 11
1.5　無符號數(shù)、BCD碼與ASCII碼 13
1.5.1　無符號數(shù)的表示范圍及算術(shù)運(yùn)算 13
1.5.2　無符號數(shù)的邏輯運(yùn)算 13
1.5.3　BCD碼與ASCII碼 14
小結(jié) 17
習(xí)題與思考題 18
第2章　微型計(jì)算機(jī)系統(tǒng)概論 19
2.1　微型計(jì)算機(jī)的硬件系統(tǒng) 19
2.1.1　微機(jī)硬件系統(tǒng)的基本結(jié)構(gòu) 19
2.1.2　16位微機(jī)的結(jié)構(gòu) 21
2.1.3　32位微機(jī)的結(jié)構(gòu) 22
2.2　微型計(jì)算機(jī)的軟件系統(tǒng) 24
2.2.1　系統(tǒng)軟件和應(yīng)用軟件 24
2.2.2　計(jì)算機(jī)程序設(shè)計(jì)語言 26
2.2.3　微型計(jì)算機(jī)系統(tǒng) 27
小結(jié) 28
習(xí)題與思考題 29
第3章　微處理器 30
3.1　微處理器的基本組成和基本功能 30
3.1.1　微處理器的基本組成 30
3.1.2　微處理器的基本功能 31
3.2　微處理器內(nèi)部的寄存器 31
3.2.1　8086微處理器內(nèi)部的寄存器 31
3.2.2　80386微處理器內(nèi)部的寄存器 38
3.3　微處理器對存儲器的管理 40
3.3.1　32位微處理器的工作模式 40
3.3.2　實(shí)模式存儲器管理 42
3.4　8086系統(tǒng)中的存儲器組織 44
3.5　32位微處理器 45
3.5.1　80386微處理器的功能結(jié)構(gòu) 45
3.5.2　Pentium微處理器的功能結(jié)構(gòu) 47
3.5.3　Pentium微處理器的引腳信號 50
3.5.4　Pentium微處理器的總線周期 54
小結(jié) 58
習(xí)題與思考題 59
第4章　指令系統(tǒng)與匯編語言源程序設(shè)計(jì) 61
4.1　8086微處理器的尋址方式 61
4.1.1　指令的一般格式 61
4.1.2　8086微處理器的尋址方式 62
4.2　16位微處理器的指令系統(tǒng) 65
4.2.1　數(shù)據(jù)傳送指令 65
4.2.2　算術(shù)運(yùn)算指令 71
4.2.3　邏輯運(yùn)算指令 75
4.2.4　移位指令 78
4.2.5　串操作指令 81
4.2.6　控制轉(zhuǎn)移指令 86
4.2.7　子程序調(diào)用與返回指令 91?
4.2.8　中斷調(diào)用指令 94
4.2.9　符號擴(kuò)展指令 96
4.2.10　處理機(jī)控制指令 97
4.3　32位微處理器的尋址方式和指令系統(tǒng) 98
4.3.1　32位微處理器的尋址方式 98
4.3.2　32位微處理器的擴(kuò)充與新增指令 101
4.4　匯編語言源程序設(shè)計(jì) 106
4.4.1　匯編語言源程序的開發(fā) 106
4.4.2　常量、變量、標(biāo)號及標(biāo)識符 107
4.4.3　數(shù)值的定義 109
4.4.4　完整段定義 111
4.4.5　簡化段定義 112
4.4.6　基本匯編語言源程序設(shè)計(jì) 114
小結(jié) 120
習(xí)題與思考題 121
第5章　存儲器技術(shù) 124
5.1　微型計(jì)算機(jī)存儲器概述 124
5.1.1　微型計(jì)算機(jī)中存儲器的類型 124
5.1.2　半導(dǎo)體存儲器芯片的主要性能指標(biāo) 125
5.2　半導(dǎo)體存儲器芯片的結(jié)構(gòu)與原理 126
5.2.1　幾種邏輯符號和譯碼器 126
5.2.2　存儲器芯片 128
5.2.3　靜態(tài)隨機(jī)存取存儲器 131
5.2.4　動(dòng)態(tài)隨機(jī)存取存儲器 132
5.2.5　只讀存儲器 135
5.2.6　在線讀/寫非易失性存儲器 137
5.3　微型計(jì)算機(jī)中內(nèi)部存儲器的組織 140
5.3.1　8位和16位微機(jī)的內(nèi)存組織 141
5.3.2　32位和64位微機(jī)的內(nèi)存組織 144
5.4　高速緩沖存儲器 146
5.4.1　Cache的基本原理 146
5.4.2　Cache的組織方式與置換策略 147
5.4.3　Cache控制器82385 152
5.5　虛擬存儲機(jī)制和段、頁兩級管理 154
5.5.1　虛擬存儲機(jī)制 154
5.5.2　段、頁兩級管理 155
小結(jié) 158
習(xí)題與思考題 159
第6章　輸入/輸出接口技術(shù)及中斷 161
6.1　并行與串行輸入/輸出接口 161
6.1.1　常用的鎖存器和緩沖器 161
6.1.2　基本的輸入/輸出接口電路 162
6.1.3　輸入/輸出接口電路的基本功能 164
6.2　輸入/輸出端口技術(shù) 165
6.2.1　80x86 輸入/輸出端口的獨(dú)立編址方式 165
6.2.2　輸入/輸出指令 166
6.2.3　輸入/輸出端口地址的分配 167
6.2.4　16位微機(jī)輸入/輸出端口地址的譯碼電路 168
6.2.5　32位微機(jī)輸入/輸出端口地址的譯碼電路 169
6.2.6　輸入/輸出保護(hù) 170
6.3　輸入/輸出接口電路傳輸數(shù)據(jù)的方式 170
6.3.1　程序控制輸入/輸出方式 170
6.3.2　直接存儲器存取方式（DMA方式） 173
6.3.3　中斷控制輸入/輸出方式 175
6.4　可編程中斷控制器82C59A 176
6.4.1　82C59A概述 176
6.4.2　82C59A的內(nèi)部結(jié)構(gòu) 177
6.4.3　82C59A的引腳 178
6.4.4　82C59A的工作原理 180
6.4.5　82C59A的命令字及編程 182
6.4.6　82C59A在微機(jī)系統(tǒng)中的應(yīng)用 187
6.5　實(shí)模式的中斷技術(shù) 190
6.5.1　中斷及中斷系統(tǒng) 190
6.5.2　可屏蔽中斷的中斷響應(yīng)與中斷處理 190
6.5.3　實(shí)模式的中斷系統(tǒng) 192
6.6　保護(hù)模式的中斷技術(shù) 197
6.7　 可編程中斷控制器 201
6.7.1　APIC的基本組成 201
6.7.2　本地APIC可以接收的中斷源 203
小結(jié) 204
習(xí)題與思考題 205
第7章　微機(jī)的并行接口技術(shù)及應(yīng)用 207
7.1　可編程并行接口芯片8255A 207
7.1.1　8255A的內(nèi)部結(jié)構(gòu) 207
7.1.2　8255A的引腳信號及功能 208
7.1.3　8255A的兩個(gè)控制字及編程 209
7.1.4　8255A的三種工作方式及其應(yīng)用 211
7.2　微機(jī)的并行打印機(jī)接口 221
7.2.1　Centronics并行打印機(jī)接口 221
7.2.2　并行打印機(jī)接口內(nèi)部的寄存器 222
7.2.3　并行打印機(jī)接口編程 224
小結(jié) 225
習(xí)題與思考題 226
第8章　定時(shí)/計(jì)數(shù)技術(shù) 227
8.1　8254的功能、內(nèi)部結(jié)構(gòu)和外部引腳 227
8.1.1　8254的功能 227
8.1.2　8254的內(nèi)部結(jié)構(gòu) 227
8.1.3　8254的外部引腳 230
8.2　8254的控制字 231
8.2.1　8254的方式控制字 231
8.2.2　8254的鎖存命令字和狀態(tài)字 232
8.3　8254的工作方式及應(yīng)用 233
8.3.1　8254的6種工作方式 233
8.3.2　8254的應(yīng)用舉例 237
8.4　定時(shí)器/計(jì)數(shù)器8253 240
8.4.1　8254與8253的比較 240
8.4.2　8253-5的應(yīng)用舉例 240
小結(jié) 242
習(xí)題與思考題 242
第9章　串行通信接口技術(shù) 244
9.1　串行通信基礎(chǔ) 244
9.2　可編程異步通信接口芯片8250 247
9.2.1　8250的基本功能、內(nèi)部結(jié)構(gòu)和引腳功能 247
9.2.2　8250編程 252
9.3　RS-232-C串行通信接口 259
9.4　通用串行總線USB 260
9.4.1　USB概述 260
9.4.2　USB的物理接口、USB設(shè)備的供電及USB的信號 261
9.4.3　USB主控器/根集線器、設(shè)備、集線器及其拓?fù)浣Y(jié)構(gòu) 263
9.5　鍵盤接口技術(shù) 265
9.5.1　鍵盤的分類與接口 266
9.5.2　鍵盤中斷處理程序 268
9.6　鼠標(biāo)接口技術(shù) 271
9.6.1　鼠標(biāo)接口 271
9.6.2　鼠標(biāo)驅(qū)動(dòng)程序及其功能調(diào)用 272
小結(jié) 273
習(xí)題與思考題 274
0章　模/數(shù)和數(shù)/模轉(zhuǎn)換技術(shù) 275
10.1　模擬量輸入與輸出通道的組成 275
10.1.1　模擬量輸入通道的組成 275
10.1.2　模擬量輸出通道的組成 278
10.2　數(shù)/模（D/A）轉(zhuǎn)換器 278
10.2.1　D/A轉(zhuǎn)換器的基本結(jié)構(gòu) 278
10.2.2　D/A轉(zhuǎn)換器的主要技術(shù)指標(biāo) 280
10.2.3　D/A轉(zhuǎn)換芯片DAC0832 280
10.2.4　D/A轉(zhuǎn)換芯片DAC1210 283
10.3　模/數(shù)（A/D）轉(zhuǎn)換器 286
10.3.1　A/D轉(zhuǎn)換器的工作原理 286
10.3.2　A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo) 287
10.3.3　A/D轉(zhuǎn)換芯片ADC0809 288
10.3.4　A/D轉(zhuǎn)換芯片AD574 292
小結(jié) 296
習(xí)題與思考題 296
1章　總線技術(shù) 297
11.1　總線概述 297
11.1.1　總線的5個(gè)特性 297
11.1.2　總線的分類 298
11.1.3　總線傳輸?shù)牟僮鬟^程 298
11.2　局部總線ISA和EISA 300
11.2.1　局部總線ISA 300
11.2.2　局部總線EISA 302
11.3　局部總線VESA和PCI 303
11.3.1　VESA總線 303
11.3.2　PCI總線 304
11.4　高速圖形加速接口AGP 310
11.5　PCI-Ex總線 311
11.5.1　PCI-Ex技術(shù) 311
11.5.2　PCI-Ex的應(yīng)用 312
11.6　外部總線IDE 313
11.6.1　IDE簡介 313
11.6.2　IDE接口的引腳 313
11.6.3　IDE接口的傳輸模式 314
11.6.4　串行ATA接口 316
小結(jié) 317
思考題與習(xí)題 318
2章　提高微處理器性能的技術(shù) 319
12.1　CISC與RISC技術(shù) 319
12.1.1　CISC技術(shù) 319
12.1.2　RISC技術(shù) 320
12.2　微處理器中的超標(biāo)量流水線技術(shù) 321
12.2.1　指令流水線技術(shù) 321
12.2.2　超標(biāo)量流水線技術(shù) 321
12.2.3　指令流水線技術(shù)中的相關(guān)問題 323
12.2.4　動(dòng)態(tài)分支預(yù)測技術(shù) 325
12.3　動(dòng)態(tài)執(zhí)行技術(shù) 327
12.3.1　Pentium Ⅱ微處理器的指令流水線技術(shù) 328
12.3.2　Pentium 4微處理器的微結(jié)構(gòu)及主要技術(shù)特征 332
12.4　微處理器中的多核技術(shù) 336
12.4.1　多核微處理器及多線程概述 336
12.4.2　Intel Core i7 920 340
12.5　Intel 64位微處理器的兩種體系結(jié)構(gòu) 342
12.5.1　Intel 64體系結(jié)構(gòu) 343
12.5.2　安騰體系結(jié)構(gòu) 344
小結(jié) 345
思考題與習(xí)題 346
參考文獻(xiàn) 348