嵌入式系統(tǒng)原理及應(yīng)用：基于Cortex-A8處理器內(nèi)核（微課版）

部分
第1章 嵌入式系統(tǒng)概述
1.1 嵌入式系統(tǒng)定義
1.2 嵌入式系統(tǒng)應(yīng)用
1.3 嵌入式系統(tǒng)特點(diǎn)
1.4 嵌入式系統(tǒng)發(fā)展
1.4.1 嵌入式處理器發(fā)展
1.4.2 嵌入式操作系統(tǒng)發(fā)展
1.4.3 嵌入式系統(tǒng)未來(lái)發(fā)展趨勢(shì)
1.5 本章小結(jié)
1.6 練習(xí)
第2章 嵌入式系統(tǒng)設(shè)計(jì)與開發(fā)
2.1 嵌入式系統(tǒng)組成
2.1.1 嵌入式系統(tǒng)硬件層
2.1.2 嵌入式系統(tǒng)中間層
2.1.3 軟件層
2.2 嵌入式系統(tǒng)設(shè)計(jì)與開發(fā)
2.2.1 嵌入式系統(tǒng)設(shè)計(jì)流程
2.2.2 平臺(tái)選擇
2.3 嵌入式系統(tǒng)開發(fā)過(guò)程
2.4 嵌入式系統(tǒng)開發(fā)環(huán)境和開發(fā)工具
2.5 追蹤和調(diào)試
2.6 嵌入式系統(tǒng)設(shè)計(jì)與開發(fā)中的其他問(wèn)題
2.7 本章小結(jié)
2.8 練習(xí)
第二部分
第3章 ARM處理器技術(shù)
3.1 處理器體系結(jié)構(gòu)
3.1.1 體系結(jié)構(gòu)概述
3.1.2 流水線技術(shù)
3.1.3 尋址和存儲(chǔ)器設(shè)計(jì)
3.1.4 RISC和CISC的區(qū)別
3.2 ARM處理器體系結(jié)構(gòu)
3.2.1 ARM簡(jiǎn)介
3.2.2 ARM體系結(jié)構(gòu)版本
3.2.3 ARM體系結(jié)構(gòu)下處理器系列
3.3 ARM Cortex-A8內(nèi)核
3.3.1 Cortex-A8概述
3.3.2 Cortex-A8處理器模式和狀態(tài)
3.3.3 Cortex-A8寄存器組織
3.3.4 Cortex-A8存儲(chǔ)器數(shù)據(jù)類型
3.3.5 Cortex-A8存儲(chǔ)器格式
3.3.6 Cortex-A8存儲(chǔ)器系統(tǒng)
3.3.7 Cortex-A8協(xié)處理器
3.4 ARM Cortex-A8異常處理
3.4.1 異常處理方式
3.4.2 Cortex-A8異常處理
3.4.3 Cortex-A8異常種類
3.5 三星S5PV210處理器
3.5.1 S5PV210整體結(jié)構(gòu)