SystemVerilog數(shù)字集成電路功能驗(yàn)證

　　本書講解了 SystemVerilog 的基本語法和工作原理，同時結(jié)合了 UVM 驗(yàn)證方法學(xué)中的驗(yàn)證技術(shù)知識。講述的內(nèi)容主要包括：基本數(shù)據(jù)類型、接口、類、隨機(jī)化、約束、進(jìn)程同步、功能覆蓋和 DPI 技術(shù)。書中使用了約 270 個完整實(shí)例，詳細(xì)說明了每個知識點(diǎn)在實(shí)際項(xiàng)目中的應(yīng)用。 使用學(xué)過的驗(yàn)證技術(shù)搭建一個基于SystemVerilog 的簡單驗(yàn)證平臺。書中還介紹了 UVM 中的一些關(guān)鍵技術(shù)，主要包括：繼承和派生，拷貝函數(shù)、單例類、測試登記表、代理類和工廠機(jī)制。為接下來系統(tǒng)學(xué)習(xí) UVM 驗(yàn)證方法學(xué)打下堅(jiān)實(shí)的基礎(chǔ)。

　　王旭，從事數(shù)字集成電路方面的教學(xué)和研發(fā)，目前在學(xué)校主要講述集成電路驗(yàn)證的課程、在企業(yè)作為兼職顧問，負(fù)責(zé)為企業(yè)研發(fā)的芯片 驗(yàn)證方案、驗(yàn)證計(jì)劃。