国产精品无码二区二区,AV在线全免费无码,亚洲三级片国产

內(nèi)容簡介

　　本書圍繞數(shù)字系統(tǒng)設(shè)計，全面介紹數(shù)字邏輯電路的基本概念和基本原理。在介紹傳統(tǒng)分析、設(shè)計方法的同時，詳細介紹在數(shù)字電路設(shè)計中普遍使用的硬件描述語言Verilog HDL，系統(tǒng)介紹使用Verilog HDL設(shè)計組合邏輯電路、觸發(fā)器、時序邏輯電路、數(shù)字系統(tǒng)等的方法，并將Verilog HDL滲透到各個章節(jié)以及應用實例中。主要內(nèi)容包括數(shù)字邏輯基礎(chǔ)、可編程邏輯器件、Verilog HDL基礎(chǔ)、組合邏輯電路、觸發(fā)器、時序邏輯電路、半導體存儲器、數(shù)字系統(tǒng)設(shè)計等。本書可作為高等院校計算機類、電子信息類、自動化類等相關(guān)專業(yè)的教材或教學參考書，也可供相關(guān)領(lǐng)域的工程技術(shù)人員參考。

作者簡介

　　李晶皎，東北大學教授，博士生導師。2006-2022年電工電子基礎(chǔ)課程教學指導分委員會委員。主要從事模式識別、嵌入式等領(lǐng)域科研研究，發(fā)表期刊和會議論文近100篇，獲發(fā)明專利十余項，指導青年教師發(fā)表教學論文近10篇。精品課“電子技術(shù)基礎(chǔ)”課程負責人。主講“模擬電子技術(shù)基礎(chǔ)”“數(shù)字電子技術(shù)基礎(chǔ)”“電子技術(shù)基礎(chǔ)”“數(shù)字邏輯與數(shù)字系統(tǒng)”等課程。出版譯著和教材十余部，代表性教材有：《電路與電子學》（十二五普通高等教育本科規(guī)劃教材）、《邏輯與數(shù)字系統(tǒng)設(shè)計》（十一五普通高等教育本科規(guī)劃教材）、《模式識別》（十一五普通高等教育本科規(guī)劃教材）。王愛俠，東北大學教師。從事模擬電子技術(shù)與數(shù)字電子技術(shù)基礎(chǔ)教學工作多年，參編《數(shù)字邏輯與數(shù)字系統(tǒng)（第5版）》等多部教材，并擔任配套實驗教材以及配套習題集副主編。閆愛云，東北大學教師。主講課程包括“數(shù)字電子技術(shù)”“數(shù)字邏輯與數(shù)字系統(tǒng)”等。副主編“電路與電子學”，主編“電路與電子學（第5版）實驗教程”。獲“ 屆東北地區(qū)高校電工電子基礎(chǔ)課程實驗教學案例設(shè)計競賽”一等獎等，獲 2021年第二批產(chǎn)學研合作協(xié)同育人項目一項。主持和參加自然科學基金項目、中國高校產(chǎn)學研創(chuàng)新基金項目、企事業(yè)科研項目多項。發(fā)表學術(shù)論文10余篇，獲發(fā)明專利2項。李景宏，東北大學副教授。1988年獲東北大學計算機學士學位，1994年獲東北大學通信與電子系統(tǒng)專業(yè)的碩士學位。從事電子科學與技術(shù)的研究及教學工作多年。出版《數(shù)字邏輯與數(shù)字系統(tǒng)》等6部教材，發(fā)表論文20余篇。

圖書目錄

第1章數(shù)字邏輯基礎(chǔ)
1.1 數(shù)制
1.1.1 十進制數(shù)
1.1.2 二進制數(shù)
1.1.3 八進制數(shù)和十六進制數(shù)
1.1.4 數(shù)制間的轉(zhuǎn)換
1.2 常用編碼
1.2.1 十進制編碼
1.2.2 循環(huán)碼
1.2.3 ASCII碼
1.2.4 奇偶校驗碼
1.3 二進制數(shù)運算
1.3.1 二進制數(shù)的表示方法
1.3.2 二進制數(shù)的加法和減法運算
1.4 邏輯代數(shù)基礎(chǔ)
1.4.1 邏輯變量和邏輯函數(shù)
1.4.2 基本邏輯運算和基本邏輯門
1.4.3 邏輯代數(shù)的基本公式和常用公式
1.4.4 邏輯函數(shù)的表示方法
1.4.5 邏輯函數(shù)的化簡方法
習題
第2章可編程邏輯器件基礎(chǔ)
2.1 可編程邏輯器件概述
2.1.1 可編程邏輯器件的分類
2.1.2 可編程邏輯器件的邏輯表示
2.2 復雜可編程邏輯器件
2.2.1 Altera公司的復雜可編程邏輯器件EPM240簡介
2.2.2 Xilinx公司的復雜可編程邏輯器件XC9572簡介
2.3 現(xiàn)場可編程門陣列
2.3.1 Altera公司的Cyclone IVE系列EP4CE6簡介
2.3.2 Xilinx公司的Artix-7系列XC7A100T簡介
2.4 復雜可編程邏輯器件或現(xiàn)場可編程門陣列設(shè)計流程習題
第3章硬件描述語言Verilog HDL基礎(chǔ)
3.1 硬件描述語言概述
3.2 Verilog語言基本概念
3.2.1 Verilog程序基本結(jié)構(gòu)
3.2.2 Verilog語言要素
3.2.3 Verilog運算符
3.3 Verilog行為語句
3.3.1 賦值語句
3.3.2 條件語句
3.3.3 循環(huán)語句
3.4 Verilog語言的描述語句
3.5 Verilog仿真驗證
3.6 Verilog關(guān)鍵字
習題
第4章組合邏輯電路
4.1 組合邏輯電路特點
4.2 門電路構(gòu)成的組合電路的分析與設(shè)計
4.2.1 分析方法