集成電路版圖設(shè)計從入門到精通

第1章 半導體制造基礎(chǔ)知識     001
1.1 硅制造     001
1.1.1 半導體級硅     002
1.1.2 晶體生長     002
1.1.3 晶圓制造     003
1.1.4 晶圓制造設(shè)備     006
1.2 氧化工藝     008
1.2.1 氧化物生長     008
1.2.2 氧化物去除     009
1.2.3 氧化設(shè)備     010
1.3 摻雜工藝     010
1.3.1 擴散     010
1.3.2 離子注入     012
1.3.3 摻雜設(shè)備     012
1.4 薄膜制備工藝     014
1.4.1 物理氣相淀積     014
1.4.2 化學氣相淀積     014
1.4.3 薄膜制備設(shè)備     015
1.5 光刻技術(shù)     016
1.5.1 光刻膠     016
1.5.2 光刻工藝流程     017
1.6 刻蝕工藝     019
1.6.1 濕法刻蝕     020
1.6.2 干法刻蝕     020
1.6.3 刻蝕設(shè)備     020
1.7 金屬化     022
1.7.1 金屬類型     022
1.7.2 金屬化設(shè)備     025
1.8 化學機械平坦化     028
1.8.1 化學機械平坦化原理     028
1.8.2 化學機械平坦化設(shè)備     028
習題      031
第2章 典型工藝     032
2.1 標準雙極工藝     033
2.1.1 基本概念     033
2.1.2 工藝流程     033
2.1.3 應用器件     034
2.2 CMOS工藝     035
2.2.1 基本概念     035
2.2.2 工藝流程     035
2.2.3 應用器件     037
2.3 BiCMOS工藝     038
2.3.1 基本概念     038
2.3.2 工藝流程     038
2.3.3 應用器件     039
習題      040
第3章 操作系統(tǒng)     041
3.1 UNIX操作系統(tǒng)     041
3.2 Linux操作系統(tǒng)     042
3.2.1 Linux操作系統(tǒng)簡介     042
3.2.2 Linux常用操作     043
3.2.3 Linux文件系統(tǒng)     051
3.2.4 Linux文件系統(tǒng)常用工具     052
習題      053
第4章 Aether軟件與操作指導     054
4.1 Aether軟件介紹     054
4.2 電路圖建立     055
4.2.1 Aether軟件啟動     055
4.2.2 庫文件建立     056
4.2.3 電路圖輸入     057
4.2.4 電路圖仿真     063
4.2.5 電路圖層次化設(shè)計     064
4.3 版圖建立     067
4.3.1 版圖設(shè)計規(guī)則     067
4.3.2 版圖工具的設(shè)置     068
4.3.3 版圖的編輯     078
習題      082
第5章 MOS管版圖設(shè)計     083
5.1 概述     083
5.2 MOS管的結(jié)構(gòu)與版圖層次     084
5.3 MOS管版圖設(shè)計技巧     086
5.3.1 源漏區(qū)共用     086
5.3.2 特殊尺寸MOS管     088
5.3.3 襯底連接與阱連接     092
5.4 MOS管匹配規(guī)則     094
習題      098
第6章 電阻的版圖設(shè)計     099
6.1 電阻的測量     099
6.1.1 寬度和長度     099
6.1.2 方塊電阻（薄層電阻）     100
6.2 電阻版圖     101
6.3 集成電路中的電阻類型     102
6.3.1 基區(qū)電阻     102
6.3.2 發(fā)射區(qū)電阻     102
6.3.3 多晶硅電阻     103
6.3.4 阱電阻     103
6.3.5 擴散電阻     103
6.3.6 特殊電阻     104
6.3.7 電流密度     105
6.3.8 MOS管作有源電阻     105
6.4 電阻的寄生效應     105
6.5 電阻的匹配     107
習題      108
第7章 電容的版圖設(shè)計     109
7.1 電容器的特性     109
7.2 不同類型電容的比較     110
7.2.1 發(fā)射結(jié)電容     110
7.2.2 MOS電容     110
7.2.3 多晶硅-多晶硅電容     111
7.2.4 金屬電容     112
7.2.5 疊層電容     112
7.3 電容的寄生效應     113
7.4 電容的匹配     114
習題      114
第8章 雙極型晶體管版圖設(shè)計     116
8.1 雙極型晶體管的工作原理     116
8.2 標準雙極型晶體管版圖設(shè)計     117
8.2.1 標準雙極型NPN晶體管     117
8.2.2 標準雙極型襯底PNP晶體管     120
8.2.3 標準雙極型橫向PNP晶體管     120
8.3 雙極型晶體管匹配設(shè)計規(guī)則     122
習題      122
第9章 二極管的版圖設(shè)計及應用      123
9.1 標準雙極工藝二極管     123
9.1.1 基本二極管     123
9.1.2 由雙極型晶體管構(gòu)造的二極管     123
9.1.3 齊納二極管     124
9.2 CMOS工藝二極管     125
9.3 二極管的匹配     126
9.3.1 PN結(jié)二極管匹配     126
9.3.2 齊納二極管匹配     127
9.3.3 肖特基二極管匹配     128
習題      129
第10章 特殊處理專題     130
10.1 器件合并     131
10.1.1 合理合并     131
10.1.2 風險合并     131
10.2 ESD保護     133
10.2.1 ESD結(jié)構(gòu)     134
10.2.2 ESD種類     135
10.3 保護環(huán)     136
10.3.1 保護環(huán)作用     136
10.3.2 保護環(huán)種類     137
10.4 失效     141
10.4.1 天線效應     141
10.4.2 電氣過應力損傷     142
習題      143
第11章 版圖驗證     144
11.1 版圖驗證概述     144
11.1.1 版圖驗證項目     145
11.1.2 版圖驗證工具     146
11.2 Argus DRC驗證     147
11.2.1 Argus DRC驗證簡介     147
11.2.2 Argus DRC驗證步驟     148
11.2.3 Argus DRC驗證具體修改方法     149
11.3 Argus LVS驗證     150
11.3.1 Argus LVS驗證簡介     150
11.3.2 Argus LVS驗證步驟     151
11.3.3 Argus LVS驗證具體修改方法     154
習題      156
第12章 后仿真     157
12.1 版圖寄生參數(shù)提取流程     157
12.2 后仿真方法以及步驟     160
12.3 點對點電阻提取     162
習題      163
第13章 版圖設(shè)計實例以及設(shè)計技巧     164
13.1 CMOS反相器版圖設(shè)計     165
13.1.1 項目創(chuàng)建     165
13.1.2 CMOS反相器電路圖設(shè)計     167
13.1.3 CMOS反相器版圖設(shè)計     170
13.1.4 CMOS反相器版圖驗證     173
13.1.5 CMOS反相器版圖優(yōu)化     176
13.2 CMOS D觸發(fā)器版圖設(shè)計     176
13.2.1 項目創(chuàng)建     177
13.2.2 CMOS D觸發(fā)器電路圖設(shè)計     177
13.2.3 CMOS D觸發(fā)器版圖設(shè)計     180
13.2.4 CMOS D觸發(fā)器版圖驗證     183
13.2.5 CMOS D觸發(fā)器版圖優(yōu)化     185
13.3 運算放大器版圖設(shè)計     188
13.3.1 項目創(chuàng)建     188
13.3.2 運算放大器電路圖設(shè)計     188
13.3.3 運算放大器版圖設(shè)計     189
13.3.4 運算放大器版圖驗證     190
13.3.5 運算放大器版圖優(yōu)化     192
13.4 帶隙基準源電路版圖設(shè)計     192
13.4.1 項目創(chuàng)建     193
13.4.2 帶隙基準源電路圖設(shè)計     193
13.4.3 帶隙基準源電路版圖設(shè)計     194
13.4.4 帶隙基準源電路版圖驗證     196
13.4.5 帶隙基準源電路版圖優(yōu)化     198
13.5 比較器版圖設(shè)計     199
13.5.1 項目創(chuàng)建     199
13.5.2 比較器電路圖設(shè)計     199
13.5.3 比較器版圖設(shè)計     200
13.5.4 比較器版圖驗證     202
13.5.5 比較器版圖優(yōu)化     204
習題      205
參考文獻     206